原创 简说数字电路中的上下拉电阻

简说数字电路中的上下拉电阻

1.  何为上下拉电阻？

     上拉电阻：一个电阻一端接IO口，一端接高电平。如下图中的159管脚。

     下拉电阻：一个电阻一端接IO口，一端接低电平（地）。如下图中17管脚。

2.  上下拉电阻的作用。

从IO口的电压和电流特性来分析其作用。

上下拉电阻是确保数字IO口的输入、输出电压在其噪声容限范围之内，并且确保其IO口的电流驱动能力或者吸收能力。

3. 上下拉电阻的阻值选择

一般依据芯片的应用手册选取电阻阻值，对于一般的系统1K～10K的阻值均适用。

具体应用未有具体说明的，依据下面几个因素选择上拉电阻：

1）从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。

2）从确保足够的驱动电流考虑应当足够小；电阻小，电流大。

3）对于高速电路，过大的上拉电阻可能边沿变平缓。

下拉电阻的选取也有同样的道理。

4. 上下拉电阻的应用。

1）通过上拉电阻增大IO口驱动能力。

2）敏感数字芯片的未使用管脚，需要利用上下拉电阻钳位电平，防止信号耦合干    扰和静电防护等。

3）对于一些数字芯片的配置电路需要外部上下拉。当然，一些芯片内部有上下拉    电阻，额外的外部上下拉会影响IO口的输入输出电平。

   例如：http://bbs.ednchina.com/BLOG_ARTICLE_3008443.HTM

4）在一些电平不匹配的电路中，可以通过上拉电阻来匹配数字电平。特别是在一    些接口电路中使用。

5）在SI（信号完整性）终端匹配时，会利用上下拉电阻消除反射干扰。