-
用户1414655 2009-9-14 10:16
- 嵌入式软PLC虚拟机在电气测试中应用
- 作者： 时间：2008-01-15 来源: 在一些电子部件产品测试时，早先很多生产厂家都使用继电接触控制系统。该系统 ...
-
-
- 基于FPGA的UART控制器的多模块设计与实现
- 作者： 时间：2008-01-17 来源: 异步串行通信要求的传输线少，可靠性高，传输距离远，被广泛应用于微机和外设 ...
-
-
特权ilove314 2009-9-13 22:36
- 《基于FPGA的快速系统原型开发》CH3.1译
- 《基于 FPGA 的快速系统原型开发》 CH3 .1译 3.1 概述 ?xml:namespace prefix = o ns = "urn:schemas ...
-
-
- 基于CPLD的计算机并口EPP模式通讯实现
- 作者： 时间：2009-02-16 来源: 前言 计算机的并行接口一开始是作为打印机接口而设计的。随着计算机周边设备 ...
-
-
- 基于FPGA的高速数据中继器设计的研究
- 作者： 时间：2009-04-23 来源: 1 前言 高速以太网可以满足新的容量需求，解决了低带宽接入、高带宽传输 ...
-
-
wangqiaoyu_888_963244381 2009-9-12 21:01
- FPGA学习资料
- 1. OPENCORES.ORG这里提供非常多，非常好的PLD了内核，8051内核就可以在里面找到。进入后，选择project或者由http//www.opencores.org/browse.cgi/by_categor ...
-
-
用户186411 2009-9-12 00:20
- latch和FF异同
- 行为级描述中 latch 一般是由于 if 货 case 逻辑表述不完全产生的。 异同： 1 、 latch 由电平触发，非同步控制。在使能信号有效时 latch 相 ...
-
-
- 《基于FPGA的快速系统原型开发》CH3译——前言
- 《基于 FPGA 的快速系统原型开发》 CH3 译——前言 首先 , 很感谢 riple 兄给大家推荐了《 Rapid System Prototyping with FP ...
-
-
- 底层硬件如何实现浮点运算
- 底层硬件如何实现浮点运算 首先，我们需要明确一个概念： FPGA 所能表示的信号电平只有 0 和 1 。如表 1 所示，如果给出一组 16 位二进制数据，一般人肯 ...
-
-
用户1651241 2009-9-10 11:03
- Modesim做后仿真的过程
- 今天又把 Modesim 弄了一下，主要还是如何编译 Altera 的库，用来做后仿真，现在把遇到的问题，和整个建立过程描述一下。 首先建立工程，并添加一下文 ...
-
-
用户1034847 2009-9-10 08:52
- 基于Verilog HDL的数字系统设计入门教程（CPLD篇）——第六天
- 目录 1. 简介 4 2. 实验环境 4 3. 蜂鸣器原理 4 3.1 ...
-
-
用户554547 2009-9-9 23:25
- latch和FF异同
- 行为级描述中 latch 一般是由于 if 货 case 逻辑表述不完全产生的。 异同： 1 、 latch 由电平触发，非同步控制。在使能信号有效时 latch 相 ...
-
-
- 状态机设计
- 状态机设计 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / FSM 简介： FSM 分两大类：米里型 ...
-
-
用户547892 2009-9-9 19:19
- FPGA培训-Xilinx第二十九期FPGA技术研修班（xilinx初级）
- 一、课程简介: 这是一个为期四天的课程，包括逻辑设计部分、数字信号处理部分和嵌入式部分。课程定位于FPGA设计技术初学者，课程内容 ...
-
-
- 用verilog编写的多功能数字钟
- /* 信号定义： clk： 标准时钟信号，本例中，其频率为4Hz； clk_1k： 产生闹铃音、报时音的时钟信号，本例中其频率为1024Hz； mode： 功能控制信号； 为0：计时 ...
-
关闭
站长推荐
/1 
/1
