-
用户534970 2009-9-8 16:07
- Altera系列FPGA的命名规则
- Altera系列FPGA的命名规则如下： 工艺+版本+型号+LE数量+封装+器件速度。 举例： EP2C20F484C6 EP 工艺 2C cyclone2 （S代表stratix。A代表arria) ...
-
-
ash_riple_768180695 2009-9-6 08:26
- 下载OPENCORES代码的CVS命令——升级到SVN
- 今天 riple 尝试从 OPENCORES 上下载了一个创建VHDL testbench的Project: vhld_tb。 OPENCORES提供 ...
-
-
用户143696 2009-9-6 00:11
- synplify9.62
- http://rapidshare.com/files/138894553/Synplicity.Synplify.Premier.v9.4.with.Identify.v3.0-Lz0.part1.rar.html http://rapidshare.com/files/138896273 ...
-
-
- When PRBS meets Scilab
- PRBS PRBS generator runs at 1.5 Gbps 给出了串行和并行实现方式。 PRBS code for Simulation 用于仿真的Verilog代码，我怀疑这一串行实现方式的时序性能 ...
-
-
- When TL1 meets Expect
- TL1 Transaction Language 1 From Wikipedia, the free encyclopedia Beginner's guide to TL1 TL1 Tutorial Expect Expect From Wikipedia, the free ...
-
-
特权ilove314 2009-9-5 14:44
- 基于FPGA的跨时钟域信号处理——借助存储器
- 基于 FPGA 的跨 时钟域信号处理——借助存储器 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 为了 ...
-
-
- 《基于FPGA的快速系统原型开发》翻译计划
- 《基于FPGA的快速系统原型开发》一书出版于2005年。我在一年前（2008年3月）从中科院计算所图书馆里第一次借到并复印了这本书。在这一年的时间里，我 ...
-
-
- 这不就是“可综合的断言监控器”么？！
- 最早看到“可综合断言”是在VMM里。书中介绍的断言在设计验证中的强大功能我能够理解，并且在代码里也实际应用过。但是正因为断言具备强大的交互能力， ...
-
-
- FPGA设计者的5项基本功
- 记得《佟林传》里，佟林练的基本功是“绕大树、解皮绳”，然后才练成了什么“鬼影随行、柳叶绵丝掌”。 riple 在我看来，成为一名说 ...
-
-
- 学然后知不足，教然后知困
- “虽有嘉肴，弗食，不知其旨也；虽有至道，弗学，不知其善也。是故学然后知不足，教然后知困。知不足，然后能自反也；知困，然后能自强也。故曰： 教学 ...
-
-
- To be an Architect
- 一直以来，都觉得搭建一个SOPC系统很难。不是因为软件的使用存在问题——我可以阅读文档、咨询论坛上的高手、自己动手试试；而是因为搭建一个功能完备、 ...
-
-
- Digilog：数字工程师心中的模拟概念
- 今天在EETimes上读到一篇Custom Integrated Circuit Conference (CICC)的报道，其中的一个观点很令我警醒： riple One of the observations ...
-
-
用户1122702 2009-9-4 16:05
- 再辨For...Loop语句
- 今日，在Modelsim仿真工程中有如下一段代码（注意：原先代码中使用的是注释部分代码，而不是For…Generate）。 改进后代码 原始代码 当使用注释代码 ...
-
-
- Modelsim常见问题
- Q1：设计中用到厂商提供的IP时，编译时出现“(vopt-3473) Component instance "XXXX" is not bound.” A1：编译时，需要把所需的Libray添加到编译命令中，如“vs ...
-
关闭
站长推荐
/1 
/1
