jlx_cuc的文章-第3页-面包板社区

 

文章

jlx_cuc 2012-4-22 20:36: 【博客大赛】直接型FIR的FPGA设计（四）; （四）FIR滤波器Verilog代码设计顶层模块设计： module FIR_48k( CLK, RESET, DATA_IN, EN, DATA_OUT, OE, CLK_OUT ); ...; 1461 19 0 19

fpga 博客大赛 fir

jlx_cuc 2012-4-22 20:13: 【博客大赛】直接型FIR的FPGA设计（三）; （三）FIR滤波器的FPGA设计 y(n) = h(0)x(n) + h(1)x(n-1) + h(2)x(n-2) + …… + h(N-1)x(n-N+1) 可知，FIR滤波过程是一个串行相乘累加的 ...; 1289 9 0 9

fpga verilog 博客大赛 fir

jlx_cuc 2012-4-21 15:50: 【博客大赛】直接型FIR的FPGA设计（二）; （二）FIR算法的定点仿真从（一）上设计可得知，滤波器阶数为241阶，系数个数242，并且具有线性相位，系数具有偶对称结构。首先滤波器进行 ...; 1383 6 1 7

matlab 博客大赛 fir定点仿真

jlx_cuc 2012-4-21 14:45: 【博客大赛】直接型FIR的FPGA设计（一）; FIR滤波器可以说是FPGA数字信号处理设计的敲门砖。记录直接型FIR设计的流程与方法。（一）MATLAB设计需求的FIR滤波器使用MATLAB中的FDAT ...; 3522 9 1 10

fpga 设计 matlab 博客大赛 fir

jlx_cuc 2012-4-19 17:30: 感《李一男2003 年在港湾给开发人员培训时的语录》; 好好规划自己的路,不要跟着感觉走!根据个人的理想决策安排,绝大部分人并不指望成为什么院士或教授,而是希望活得滋润一些,爽一些.那么,就需要慎重安排自己 ...; 1502 11 2 13

李一男语录指导

jlx_cuc 2011-7-22 12:58: 由简单的加法器揭秘FPGA底层实现; 近日在用 QuartusII 做时序仿真的时候突然发现了一个奇妙的事情，仔细研究后发现 FPGA 电路的实现原来还有一定的奥秘。首先 ...; 3489 11 2 13

jlx_cuc 2011-5-29 17:23: PCB设计关于QFN封装中GND_Pad接地的接法; 以 SI4721 为例，芯片封装为 QFN-20. 如下图：芯片如下图： PCB 如下图：首先介绍下 QFN 封装：是一种四侧无引 ...; 27234 16 6 22

jlx_cuc 2011-3-31 11:30: VHDL的testbench的编写; 大多数硬件设计人员对verilog的testbench比较熟悉，那是因为verilog被设计出来的目的就是为了用于测试使用，也正是因为这样verilog的语法规则才被设计得更像C语 ...; 17994 7 1 8

jlx_cuc 2011-3-28 11:25: 关于未来编程语言的猜想; 软件就是仪器——这是美国NI公司的箴言，它看起来似乎是无可非议的。而且如今，硬件设计和软件设计也不再是分的那么清楚了。但是很多情况下，一名软件工程师 ...; 2859 7 1 8

jlx_cuc 2011-3-24 11:25: Matlab与Modelsim的联合仿真; 实验室做FPGA算法的基本流程：matlab进行功能层的仿真，然后再用matlab做算法层的仿真。Matlab功能之强大在于基本所有的数字信号处理在其内部都有相应的函数能 ...; 6000 10 0 10

jlx_cuc 2011-3-17 11:33: ISE中VHDL test bench模板的错误及修改; Xilinx的FPGA设计有一套自己的开发工具——ISE。ISE功能强大，其中最重要一个就是它里面自带了大量的程序模板，使得设计人员不需要自己手动敲一些重复的代码。 ...; 4073 8 1 9

jlx_cuc 2011-3-4 18:15: DDS编译器; DDS技术在FPGA设计中是为最基础最典型的案例。而且DDS电路的广泛应用也让我看到它的无比重要性。 DDS即直接数字式频率合成器（Direct Digital Synthesizer） ...; 1917 5 0 5

jlx_cuc 2011-1-18 15:55: 硬件工程管理的简易软件实现; 当我们在设计一个FPGA或者单片机工程的时候，学校教学过程中并不注重工程的管理，以至于很多人从学校出来以后习惯的做法都是：新建一个工程名的文件夹，比如 ...; 2042 6 0 6

jlx_cuc 2010-10-29 19:48: 关于PCB板中的接地不同引起的性能差异; 前段时间在对音频DA板进行升级时遇到个奇怪的问题。我要做的是：对从CODEC芯片出来的左右声道信号进行放大滤波，再进行非平衡到平衡的转换，最后用卡侬头输 ...; 4109 6 4 10

jlx_cuc 2010-9-19 21:16: 锁相环小记; 锁相环 (phase-locked loop)为无线电发射中使频率较为稳定的一种方法,主要有VCO(压控振荡器)和PLL IC,压控振荡器给出一个信号,一部分作为输出,另一部分通过分频 ...; 2199 8 0 8

1 234 / 4 页下一页

关闭站长推荐

上一条

/2

下一条