高速串行信号测试 深入浅出谈高速串行信号测试（二） 2010-05-27 11:25 继“深入浅出谈高速串行信号测试（一）”获得大家鼓励后，也有网友以及来自客户拜访中对于抖动的提问，使我 萌发了写下篇的念头。在这篇博文中我们深入讨论一下高速信号中最主要的方面――抖动。在上一篇中我们知道现在数 字电路发展的趋势是并行向串行发展，而串行速率也在不断的提高，下图是流行的串行总线发展趋势图： 图：高速串行总线发展趋势 抖动的定义：“信号的某特定时刻从其理想时间位置上的短期偏离为抖动”。 参考: Bell Communications Research, Inc (Bellcore), “Synchrouous Optical Network (SONET) Transport Systems: Common Generic Criteria, TR-253-CORE”, Issue 2, Rev No. 1, December 1997 分析一下抖动的定义，有两个要点：抖动是时间的误差；抖动是实际与理想之间的误差。因此，在测试抖动的时候， 我们需要明确这是一个时间量的测试；并且需要找到与之比较的理想信号。 越来越快的数据率意味着承载信息的比特位的时间长度（Unit Interval）会越来越短。对于 1Gbps 的 LVDS 信号， 100ps Pk-Pk 的抖动也许不算什么；但是对于 PCIE Gen2.0，100ps pk-pk 的抖动意味着会占据一半的 UI。……