资料
  • 资料
  • 专题
  • 所需E币:1
    下载:0
    大小:467.59KB
    时间:2022.05.12
    上传者:无量头颅无量血
    Computationalstatisticshandbookwithmatlab(withcodes)-Martinez&Martinez
  • 所需E币:1
    下载:4
    大小:466.03KB
    时间:2019.05.28
    上传者:curton
    微动开关技术指参加比赛专用
  • 所需E币:0
    下载:15
    大小:465.21KB
    时间:2019.07.30
    上传者:328230725_895182095
    一、数字电路整理的两个阶段电路整理是指从平面化电路到层次化电路的过程。对于数字电路的整理通常可以分为两个阶段:第一阶段是从门级电路到寄存器级电路,此环节是把所有的寄存器、计数器、时钟树、测试链、存储模
  • 所需E币:0
    下载:828
    大小:464.91KB
    时间:2019.08.02
    上传者:328230725_895182095
    第一章在Allegro中准备好进行SI仿真的PCB板图1)在Cadence中进行SI分析可以通过几种方式得到结果:
  • 所需E币:1
    下载:4
    大小:463.54KB
    时间:2019.05.28
    上传者:curton
    超声波传感器,参加比赛专用
  • 所需E币:0
    下载:2
    大小:450.61KB
    时间:2019.08.02
    上传者:328230725_895182095
    IntroductionThepurposeofthehintsistohelpspeedupandimprovethequalityofyourPCBdesign.Generaldesignguid
    BGA
  • 所需E币:0
    下载:5
    大小:442.16KB
    时间:2019.08.05
    上传者:328230725_895182095
    随着可编程器件(PLD)密度和I/O引脚数量的增加,对小封装和各种封装形式的需求在不断增长。球栅阵列(BGA)封装在器件内部进行I/O互联,提高了引脚数量和电路板面积比,是比较理想的封装方案。在相同面
  • 所需E币:0
    下载:5
    大小:440.75KB
    时间:2019.08.05
    上传者:328230725_895182095
    BGA下面滤波电容的放置:虽然很简单,但是相通的东西很多,希望有助于理解
  • 所需E币:1
    下载:0
    大小:439.04KB
    时间:2019.06.17
    上传者:JC丶
    《HowtoCheckSOAofMOSFET》-TaiwanSemiconductor.pdf
  • 所需E币:3
    下载:0
    大小:435.13KB
    时间:2023.01.10
    上传者:张红川
    PADSPartialVia
  • 所需E币:0
    下载:15
    大小:432.76KB
    时间:2019.08.05
    上传者:328230725_895182095
    书上永远不会告诉你的一些接插件知识,非常不错的资料
  • 所需E币:1
    下载:4
    大小:431.76KB
    时间:2019.05.29
    上传者:curton
    机器人参考答案比较好
  • 所需E币:2
    下载:0
    大小:430.67KB
    时间:2021.09.09
    上传者:阳yang
    异步,FIFO,设计,Verilog,pdf
  • 所需E币:0
    下载:2
    大小:429.06KB
    时间:2019.07.26
    上传者:328230725_895182095
    简介在实际应用中,必须处理日益增多的射频干扰(RFI),对于信号传输线路较长且信号强度较低的情况尤其如此,而仪表放大器的典型应用就是这种情况,因为其内在的共模抑制能力,它能从较强共模噪声和干扰中提取较
  • 所需E币:0
    下载:12
    大小:427.84KB
    时间:2019.07.25
    上传者:328230725_895182095
    70种电子元器件、芯片封装类型。图文演示
  • 所需E币:0
    下载:2
    大小:426.5KB
    时间:2019.07.29
    上传者:328230725_895182095
    同步设计:上游数据到下游逻辑单元的传递是通过时钟来同步的。-只要能满足时延要求,就可以确保下游逻辑单元能正确采样到上游数据。异步设计:上游数据发生变化的时机是不确定的,甚至会出现中间态。-下游逻辑对上
  • 所需E币:0
    下载:5
    大小:423KB
    时间:2019.08.06
    上传者:328230725_895182095
    人类对视觉信号天生的敏感决定了对图形处理硬件性能的渴求成了现阶段硬件产业最炙手可热的话题。与满足听觉的音频设备相比,现在的图形处理技术水平给图形处理还留有很大的发展空间,要实现电影级别的实时三维渲染效