FPGA和CPLD-可编程逻辑器件-第11页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

电子科技圈 2023-9-26 13:17: 原创最新白皮书：软件定义的硬件打开通往高性能数据加速的大门; 在众多行业的数字化转型过程中，基于硬件的数据处理加速是构建高性能、高效率智能系统的关键之处，因而市场上出现了诸如 FPGA 、 GPU 和 xPU 等许多通用 ...; 809 4 0 4

数据处理加速 FPGA 加速卡硬件加速器

Yusur_Tech 2023-9-20 14:56: 原创中科驭数联合处理器芯片全国重点实验室获得FPL 2023最佳论文奖!; 在2023年的FPGA领域顶级会议FPL (International Conference on Field Programmable Logic and Applications) 上，由中科驭数团队、中国科学院计算技术研究所处 ...; 822 3 0 3

科技见闻网 2023-9-19 15:28: 尼得科入围首届“世界最佳企业2023”榜单的20家日企之一; 尼得科(NIDEC)此次被选为美国《时代》(《TIME》)杂志周刊与全球市场和消费者数据及排名的领先国际供应商——德国企业“Statista”合作推出的首届“World’s Bes ...; 608 4 0 4

coyoo 2023-9-16 15:07: 原创这个位置约束警告是什么意思？; Warning(23064): Output pin "s" of module instance "primitive_carry:gen .mycarry" is not connected. Its options will not be propagated. War ...; 1632 5 0 5

TDC 位置约束

xines广州星嵌 2023-9-15 15:17: Xines广州星嵌全新FPGA开发板—OMAPL138/C6748 DSP+ARM+FPGA; 1开发板简介 XQ 138F-EVM是一款基于广州星嵌 TI OMAP-L138（浮点DSP C6748+ARM9） +Xilinx Spartan-6 FPGA ...; 724 5 0 5

OMAPL138 C6748 ARM9 SPARTAN6 FPGA

科技见闻网 2023-9-14 16:28: 时隔两年再度归来，全球顶级“智造”集中亮相机博会; 长江日报讯一分钟生产110个纸盒的自动化包装生产线、根据客户需求专属设计的激光切管设备、可视觉定位的焊接机械手臂、集成了大数据和新一代人工智能技术的智 ...; 497 5 0 5

科技见闻网 2023-9-14 15:45: 数字化浪潮下，意拉德电子如何砥砺前行？; 2023年8月28-30日，由中国高科技门户OFweek维科网主办，OFweek维科网· 工控、OFweek维科网· 机器人承办的“2023 全数会（第四届）中国智能制造数 ...; 906 5 0 5

coyoo 2023-9-14 11:16: 原创 Cyclone10GX位置约束问题; 这个问题应该从CycloneV时代就开始存在，主要是因为FPGA逻辑资源中LAB模块的位置定义的XY坐标对应的资源有差异。LAB资源的这种差异体现在纵向坐标，即X列。我们 ...; 2603 8 0 8

FPGA altera cyclone10gx

科技见闻网 2023-9-13 10:03: Spectrum仪器推出用于4.7GHz信号采集与分析的全新数字化仪卡; Spectrum仪器全新旗舰型号集10GS/s、12位分辨率、4.7GHz带宽与12.8GB/s数据流传输于一体中国北京，2023年9月13日讯——Spectrum仪器今日宣布旗下高速PCIe ...; 477 4 0 4

高性能服务器 2023-9-9 23:03: 原创揭秘英伟达A100、A800、H100、H800 GPU如何实现高性能大模型的百倍训练加速; 关键词：Transformer；PLM；SLM；NLM；LLM；Galactica；OPT；OPT-IML；BLOOM；BLOOMZ；GLM；Reddit；H100；H800；A100；A800；MI200；MI250；LaMA；OpenAI；GQA ...; 1418 3 0 3

追忆流年寻梦少年 2023-9-8 14:51: 原创《AI加速器架构设计与实现》-读书心得（非一定基础慎入）; 8 月 31 日，提醒快递到达； 9 月 1 日，取到书籍。刚刚开始还以为是一本 A4 大小的书，在快递柜那里好一通找。最后发现是 A5 的小书，不是太厚的一本 ...; 2365 10 2 8

coyoo 2023-9-5 16:53: 相同RO代码在不同次编译情况下实现的结果差异; 同样的RO代码在不同次编译的情况得到不同的编译结果，看图显示： 1. 大部分情况获得48个组合环节点 2. 偶尔情况下，获得72个环节点如下图所示，这种情况 ...; 1521 10 0 10

Ring Oscillator

coyoo 2023-9-5 15:05: 原创 Quartus Prime Pro如何在代码里插入综合属性; 在直接使用ALTERA基础单元的时候，经常遇到编译器会对这些基础单元采取综合优化手段。用户如何使编译软件不采取此手段呢？就是在代码输入的时候，给相关的信号、 ...; 3099 6 0 6

Quartus Prime Pro

coyoo 2023-9-5 14:50: VHDL写的RTL级利用LCELL实现的延时环（记录）; LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY forced_delay IS GENERIC (N : INTEGER := 20); --number of forced delay buffers PORT ( din ...; 766 4 0 4

coyoo 2023-9-5 12:29: 原创 HDL综合保留属性; 使用ALTERA器件和其编译软件设计逻辑电路的时候，经常会遇到逻辑单元被综合优化掉的事情。这时候可以通过添加综合“保留”属性来将不希望被综合优化掉的信号节点 ...; 757 5 0 5

ALTERA INTEL CYCLONE V 10 GX

1 ... 7 8 9 101112 13 14 15 ... 500 / 500 页下一页

关闭站长推荐

上一条

/1

下一条