FPGA和CPLD-可编程逻辑器件-第300页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

huotingtu_505472073 2010-11-25 20:04: 【转】TEXTIO及其在VHDL仿真中的应用; TEXTIO 在VHDL 仿真与磁盘文件之间架起了桥梁，使用文本文件扩展VHDL 的仿真功能。本文介绍TEXTIO 程序包，以一个加法器实例说明TEXTIO 的使用方法，最后使用M ...; 1799 4 0 4

huotingtu_505472073 2010-11-25 20:03: 【转】非对称同步FIFO的设计; 本文在分析了非对称同步FIFO的结构特点及其设计难点的基础上，采用VHDL描述语言，并结合FPGA，实现了一种非对称同步FIFO的设计。引言　FIFO是一种常用于数据 ...; 1366 4 0 4

huotingtu_505472073 2010-11-25 20:02: 【转】VHDL中语句使用问题探讨; VHDL语言是IEEE工业标准硬件描述语言,它具有很强的行为描述能力,具有支持大规模设计的分解和已有设计的再利用功能．与原理图输入方式相比较,用语言的方式描述硬 ...; 1596 4 0 4

huotingtu_505472073 2010-11-25 20:01: 【转】VHDL语言程序配置EAB的研究; 摘要: 在FPGA(现场可编程门阵列)的使用中,要将VHDL(甚高速集成电路硬件描述语言)编写的程序配置到EAB(嵌入式阵列块)单元中,会遇到许多问题,配置很难成功。根据 ...; 1846 6 0 6

huotingtu_505472073 2010-11-25 19:58: 【转】FPGA的VHDL设计策略; 1　概述目前, 可编程逻辑器件(PLD) 的密度、速度和I/O 接口已经可以满足大多数的数字ASIC 的设计要求, 因而得到了越来越广泛的使用. 同时, 所涉及的 ...; 1119 6 0 6

huotingtu_505472073 2010-11-25 19:55: 【转】汽车车灯控制系统的VHDL语言实现; 当前数字电路系统的设计正朝着速度快、容量大、体积小、重量轻的方向发展。利用大规模可编程逻辑器件CPLD(Complex Programmable Logic Device)进行ASIC ...; 1340 5 0 5

huotingtu_505472073 2010-11-25 19:52: 【转】基于DA算法的FIR滤波器设计与实现; 1．引言在数字信号处理系统中，FIR数字滤波器多采用专用DSP芯片(如TMS320CXX系列)，这种基于DSP的处理系统存在很多优点，比如方案灵活、可操作性强、 ...; 1425 4 0 4

huotingtu_505472073 2010-11-25 19:44: 【转】从1394 VHDL代码移植看FPGA设计; 1 引言 IEEE1394是在计算机与外设直接进行高速数据传输的串行总线，因其具有传输速度高、支持即插即用、支持多达63个设备级联、以及设备间传输无需主 ...; 1874 5 0 5

huotingtu_505472073 2010-11-25 19:41: 【转】VHDL的CRC编码器的设计; CRC码是线性分组码的一个重要子集，它是为了保证通信系统中的数据传输可靠性而采取的信道编码技术。CRC码除了具有分组码的线性外，还具有循环性，其码字结构一 ...; 1566 6 0 6

huotingtu_505472073 2010-11-25 19:39: 【转】有限状态机的VHDL优化设计; 1．引言当前以硬件描述语言为工具、逻辑器件为载体的系统设计越来越广泛。在设计中，状态机是最典型、应用最广泛的电路模块，其在运行速度的高效、执 ...; 1503 5 0 5

huotingtu_505472073 2010-11-25 19:37: 【转】消除状态机毛刺策略探讨; 随着EDA技术的高速发展，以大规模和超大规模器件FPGA/CPLD 为载体、以VHDL(硬件描述语言)为工具的电子系统设计越来越广泛。有限状态机(简称状态机)作为数字系统 ...; 1185 5 0 5

huotingtu_505472073 2010-11-25 19:36: 【转】基于SOPC的函数信号发生器的设计; 信号发生器在电子测量和自动控制领域应用十分广泛,常用的信号发生器大多由模拟电路构成,由于电路复杂、调试麻烦且精度低等缺点,一些复杂模拟电路已被数字电路所 ...; 1248 6 0 6

huotingtu_505472073 2010-11-25 19:34: 【转】FPGA设计经验之边沿检测; 在同步电路设计中，边沿检测是必不可少的！例如：在一个时钟频率16MHz的同步串行总线接收电路里，串行总线波特率为1Mbps。在串行总线的发送端是在同步 ...; 1701 9 0 9

huotingtu_505472073 2010-11-25 19:33: 【转】基于FPGA 的SPI 自动发送模块设计; 一、摘要： SPI 接口应用十分广泛，在很多情况下，人们会用软件模拟的方法来产生SPI 时序或是采用带SPI 功能模块的MCU。但随着可编程逻辑技术的发展， ...; 1195 10 0 10

huotingtu_505472073 2010-11-25 19:32: 【转】如何拆分大的组合逻辑？; lflhust：图1是很多为了提高系统时钟采用的拆分大组合逻辑的方法，但是没有提供具体如何拆分的实例。我觉得实例才是重要的。但我不明白在写代码时，如何知道这 ...; 1590 7 0 7

1 ... 296 297 298 299300301 302 303 ... 500 / 500 页下一页

关闭站长推荐

上一条

/4

下一条