FPGA和CPLD-可编程逻辑器件-第300页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

huotingtu_505472073 2010-11-26 13:01: 【转】在测控系统中用IP核实现D/A转换; 摘要：采用数字化技术、在测控系统中用IP核实现D/A转换，并且在1片可编程逻辑器件中实现。它不受温度的影响，既可保持高分辨率，又可降低对电路精度和稳定度的要 ...; 1397 7 0 7

huotingtu_505472073 2010-11-26 13:00: 【转】n.5分频的VHDL实现; 这种分频需要对输入时钟进行操作。基本的设计思想：对于进行n+0.5分频，首先进行模n的计数，在计数到n-1时，输出时钟赋为‘1’，回到计数0时，又赋为0，因此， ...; 1328 7 0 7

huotingtu_505472073 2010-11-26 12:58: 【转】数字信号发送和接收的VHDL源码; 【数字信号的发送和接收】：设计一个5位数字信号的发送和接收电路，把并行码变为串行码或把串行码变为并行码，串行偶校验检测器可通过异或实现。在数据接收端， ...; 1903 9 0 9

huotingtu_505472073 2010-11-26 12:57: 【转】VHDL中Loop动态条件的可综合转化; 引言 VHDL是一种硬件描述语言，于1983年被IEEE制定为国际标准IEEE1076。近年来国内引进和出版了不少教材，使其在国内得到迅速推广。由于VHDL最 ...; 1633 6 0 6

huotingtu_505472073 2010-11-26 12:57: 【转】锁存器 vhdl源程序; 锁存器 vhdl Library IEEE ; use IEEE.std_logic_1164.all ; ENTITY latchinf IS PORT ( enable, data : IN BIT; q : OUT BIT ); END latchinf; ARCHITE ...; 1869 7 0 7

huotingtu_505472073 2010-11-26 12:56: 【转】8位总线收发器74245 vhdl源程序; --8位总线收发器：74245 vhdl -- Octal Bus Transceiver -- This example shows the use of the high impedance literal 'Z' provided by std_logic. -- The ...; 1643 5 0 5

huotingtu_505472073 2010-11-26 12:55: 【转】并串转换之VHDL 源程序; 昨天在论坛上看到有人帖出了他写的并串转换VHDL代码，但是他自己说有问题，但是不知道怎么改。我大概看了一下，发现思路还是比较乱的。于是就写下了我自己 ...; 2251 7 0 7

huotingtu_505472073 2010-11-26 12:54: 【转】三人表决器 vhdl源程序; --三人表决器（三种不同的描述方式） vhdl -- Three-input Majority Voter -- The entity declaration is followed by three alternative architectures whic ...; 2426 8 0 8

huotingtu_505472073 2010-11-26 12:53: 【转】通用寄存器 vhdl源程序; 通用寄存器 vhdl -- Universal Register -- This design is a universal register which can be used as a straightforward storage register, a bi-directiona ...; 1765 9 0 9

huotingtu_505472073 2010-11-26 12:52: 【转】VHDL设计中电路优化问题; 近年来，随着集成电路技术和EDA技术的不断发展，集设计、模拟、综合和测试功能为一体的VHDL语言，已作为IEEE标准化的硬件描述语言。由于其在语法和风格上类似于 ...; 1357 5 0 5

huotingtu_505472073 2010-11-26 12:51: 【转】VHDL LATCH的产生; 在VHDL的表述逻辑的PROCESS中,如果一个信号被条件调用或者,有信号在付值语句右侧出现,而这些信号又没有在敏感表中,则输出信号会形成 LATCH.对输入信号很多的逻 ...; 2069 9 0 9

huotingtu_505472073 2010-11-26 12:50: 【转】带进位加法器之VHDL描述; 学过VHDL的人都知道，VHDL是提供了操作符“＋”，而且在很多情况下，我们是可以直接用这个加操作符的。但是，VHDL提供的加法操作只能给出 “和”，却无法给 ...; 1394 12 0 12

huotingtu_505472073 2010-11-26 12:50: 【转】4位乘法器vhdl程序; 4位乘法器,vhdl -- --------------------------------------------------------------------------------/ -- DESCRIPTION : Signed mulitplier: -- A (A) in ...; 1598 6 0 6

huotingtu_505472073 2010-11-26 12:49: 【转】4位除法器vhdl程序; 4位除法器,vhdl -- -- --------------------------------------------------------------------------------/ -- DESCRIPTION : Signed divider -- A (A) inp ...; 2037 8 0 8

huotingtu_505472073 2010-11-26 12:48: 【转】利用FPGA驱动LCD显示中文字符“年”的VHDL程序; --文件名：lcd_driver.vhd。 --功能：FGAD驱动LCD显示中文字符“年”。 --最后修改日期：2004.3.24。 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.ST ...; 1663 9 0 9

1 ... 296 297 298 299300301 302 303 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条