FPGA和CPLD-可编程逻辑器件-第301页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

huotingtu_505472073 2010-11-26 12:47: 【转】双向数据转换器的VHDL程序设计; 摘　要：VHDL(超高速集成电路硬件描述语言)目前在电子设计领域得到了广泛应用。本文介绍了使用VHDL语言实现CPLD设计的方法，并以此方法在ALTERA公司的CPLD器 ...; 1772 7 0 7

huotingtu_505472073 2010-11-26 12:47: 【转】ADC0809 VHDL控制程序; --文件名：ADC0809.vhd --功能：基于VHDL语言，实现对ADC0809简单控制 --说明：ADC0809没有内部时钟，需外接10KHz~1290Hz的时钟信号，这里由FPGA的系 --统时钟 ...; 1669 5 0 5

huotingtu_505472073 2010-11-26 12:46: 【转】cpld与PC机通讯vhdl代码; --功能:实现cpld与pc机通讯 --原理:模拟232的发送时序每次发送10bits,一个开始位,八个数据位,一个停止位. --波特率:9600bps --环境:cpld器件:epm7128stc100-10, ...; 1115 6 0 6

huotingtu_505472073 2010-11-26 12:45: 【转】综合中的 Metalogical Value; Metalogical value是指: don't care, unknown和high-impedance这三个值。我们对这几个 meta-logic 关心的主要有几个问题：能否与其他信号或者 ...; 1270 5 0 5

huotingtu_505472073 2010-11-26 12:45: 【转】用VHDL设计乐曲发生器; 1 概述随着EDA 技术的进展，基于可编程 ASIC 的数字电子系统设计的完整方案越来越受到人们的重视，并且以 EDA 技术为核心的能在可编程 ASIC 上 ...; 1376 9 0 9

huotingtu_505472073 2010-11-26 12:44: 【转】数字锁相环设计步骤; 有关数字锁相环的帖子不断出现，但大多没有讲述其原理。翻开有关锁相环的书总是堆叠着鉴相、同相积分、中相积分、滤波等专用名词。这些概念距离硬件设计实现数 ...; 1389 4 0 4

特权ilove314 2010-11-26 11:05: 特权和你一起学NIOS2 第五章实战演练之时序收敛 part9; 3500 6 12 18

用户1609127 2010-11-26 10:50: 他和它的故事之 Verilog HDL 整数乘法器; 目录：第一章整数乘法器 1.01 整数的概念 1.02 传统乘法的概念实验一：传统乘法器 1.03 传统乘法器的改进实验二：传统乘法 ...; 3116 11 2 13

huotingtu_505472073 2010-11-25 20:07: 【转】VHDL应用于专用集成电路功能仿真的研究; 摘要：研究了如何对一个ASIC 系统(以8051微控制器为例)应用VHDL进行功能仿真的方法，在ACTIVE-VHDL软件环境下应用该语言编制了8051微控制器的功能仿真程序并进 ...; 1433 2 0 2

huotingtu_505472073 2010-11-25 20:06: 【转】在VHDL中实现高精度快速除法; 引言在数字计算中，加、减、乘、除运算经常使用。在FPGA中，有加、减、乘、除的算法指令，但除法中除数必须为2的幂，因此无法实现除数为任意数的除法 ...; 4181 4 0 4

huotingtu_505472073 2010-11-25 20:05: 【转】流水线技术在高速数字电路设计中的应用; 摘要：流水线技术是设计高速数字电路的一种最佳选择之一，对其实现原理作了较形象的阐述。针对加法器在DSP中的重要作用，对流水线加法器中流水线技术的应用作 ...; 1940 7 0 7

huotingtu_505472073 2010-11-25 20:04: 【转】TEXTIO及其在VHDL仿真中的应用; TEXTIO 在VHDL 仿真与磁盘文件之间架起了桥梁，使用文本文件扩展VHDL 的仿真功能。本文介绍TEXTIO 程序包，以一个加法器实例说明TEXTIO 的使用方法，最后使用M ...; 1887 4 0 4

huotingtu_505472073 2010-11-25 20:03: 【转】非对称同步FIFO的设计; 本文在分析了非对称同步FIFO的结构特点及其设计难点的基础上，采用VHDL描述语言，并结合FPGA，实现了一种非对称同步FIFO的设计。引言　FIFO是一种常用于数据 ...; 1426 4 0 4

huotingtu_505472073 2010-11-25 20:02: 【转】VHDL中语句使用问题探讨; VHDL语言是IEEE工业标准硬件描述语言,它具有很强的行为描述能力,具有支持大规模设计的分解和已有设计的再利用功能．与原理图输入方式相比较,用语言的方式描述硬 ...; 1650 4 0 4

huotingtu_505472073 2010-11-25 20:01: 【转】VHDL语言程序配置EAB的研究; 摘要: 在FPGA(现场可编程门阵列)的使用中,要将VHDL(甚高速集成电路硬件描述语言)编写的程序配置到EAB(嵌入式阵列块)单元中,会遇到许多问题,配置很难成功。根据 ...; 1935 6 0 6

1 ... 297 298 299 300301302 303 304 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条