FPGA和CPLD-可编程逻辑器件-第299页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1609127 2010-11-26 10:50: 他和它的故事之 Verilog HDL 整数乘法器; 目录：第一章整数乘法器 1.01 整数的概念 1.02 传统乘法的概念实验一：传统乘法器 1.03 传统乘法器的改进实验二：传统乘法 ...; 3080 9 2 11

huotingtu_505472073 2010-11-25 20:07: 【转】VHDL应用于专用集成电路功能仿真的研究; 摘要：研究了如何对一个ASIC 系统(以8051微控制器为例)应用VHDL进行功能仿真的方法，在ACTIVE-VHDL软件环境下应用该语言编制了8051微控制器的功能仿真程序并进 ...; 1334 2 0 2

huotingtu_505472073 2010-11-25 20:06: 【转】在VHDL中实现高精度快速除法; 引言在数字计算中，加、减、乘、除运算经常使用。在FPGA中，有加、减、乘、除的算法指令，但除法中除数必须为2的幂，因此无法实现除数为任意数的除法 ...; 4027 4 0 4

huotingtu_505472073 2010-11-25 20:05: 【转】流水线技术在高速数字电路设计中的应用; 摘要：流水线技术是设计高速数字电路的一种最佳选择之一，对其实现原理作了较形象的阐述。针对加法器在DSP中的重要作用，对流水线加法器中流水线技术的应用作 ...; 1808 6 0 6

huotingtu_505472073 2010-11-25 20:04: 【转】TEXTIO及其在VHDL仿真中的应用; TEXTIO 在VHDL 仿真与磁盘文件之间架起了桥梁，使用文本文件扩展VHDL 的仿真功能。本文介绍TEXTIO 程序包，以一个加法器实例说明TEXTIO 的使用方法，最后使用M ...; 1756 3 0 3

huotingtu_505472073 2010-11-25 20:03: 【转】非对称同步FIFO的设计; 本文在分析了非对称同步FIFO的结构特点及其设计难点的基础上，采用VHDL描述语言，并结合FPGA，实现了一种非对称同步FIFO的设计。引言　FIFO是一种常用于数据 ...; 1345 3 0 3

huotingtu_505472073 2010-11-25 20:02: 【转】VHDL中语句使用问题探讨; VHDL语言是IEEE工业标准硬件描述语言,它具有很强的行为描述能力,具有支持大规模设计的分解和已有设计的再利用功能．与原理图输入方式相比较,用语言的方式描述硬 ...; 1576 4 0 4

huotingtu_505472073 2010-11-25 20:01: 【转】VHDL语言程序配置EAB的研究; 摘要: 在FPGA(现场可编程门阵列)的使用中,要将VHDL(甚高速集成电路硬件描述语言)编写的程序配置到EAB(嵌入式阵列块)单元中,会遇到许多问题,配置很难成功。根据 ...; 1813 2 0 2

huotingtu_505472073 2010-11-25 19:58: 【转】FPGA的VHDL设计策略; 1　概述目前, 可编程逻辑器件(PLD) 的密度、速度和I/O 接口已经可以满足大多数的数字ASIC 的设计要求, 因而得到了越来越广泛的使用. 同时, 所涉及的 ...; 1085 6 0 6

huotingtu_505472073 2010-11-25 19:55: 【转】汽车车灯控制系统的VHDL语言实现; 当前数字电路系统的设计正朝着速度快、容量大、体积小、重量轻的方向发展。利用大规模可编程逻辑器件CPLD(Complex Programmable Logic Device)进行ASIC ...; 1314 3 0 3

huotingtu_505472073 2010-11-25 19:52: 【转】基于DA算法的FIR滤波器设计与实现; 1．引言在数字信号处理系统中，FIR数字滤波器多采用专用DSP芯片(如TMS320CXX系列)，这种基于DSP的处理系统存在很多优点，比如方案灵活、可操作性强、 ...; 1411 4 0 4

huotingtu_505472073 2010-11-25 19:44: 【转】从1394 VHDL代码移植看FPGA设计; 1 引言 IEEE1394是在计算机与外设直接进行高速数据传输的串行总线，因其具有传输速度高、支持即插即用、支持多达63个设备级联、以及设备间传输无需主 ...; 1823 5 0 5

huotingtu_505472073 2010-11-25 19:41: 【转】VHDL的CRC编码器的设计; CRC码是线性分组码的一个重要子集，它是为了保证通信系统中的数据传输可靠性而采取的信道编码技术。CRC码除了具有分组码的线性外，还具有循环性，其码字结构一 ...; 1540 6 0 6

huotingtu_505472073 2010-11-25 19:39: 【转】有限状态机的VHDL优化设计; 1．引言当前以硬件描述语言为工具、逻辑器件为载体的系统设计越来越广泛。在设计中，状态机是最典型、应用最广泛的电路模块，其在运行速度的高效、执 ...; 1461 5 0 5

huotingtu_505472073 2010-11-25 19:37: 【转】消除状态机毛刺策略探讨; 随着EDA技术的高速发展，以大规模和超大规模器件FPGA/CPLD 为载体、以VHDL(硬件描述语言)为工具的电子系统设计越来越广泛。有限状态机(简称状态机)作为数字系统 ...; 1174 5 0 5

1 ... 295 296 297 298299300 301 302 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条