-
用户1049668
2010-12-10 10:30
-
dia软件的逻辑图形库 Logic shapes for DIA
-
This package is the newly updated logic shapes used in DIA, a opensource diagram program. Unpack the rar file to dia's install path. 压缩包是新更新的 ...
-
-
用户36690
2010-12-10 09:18
-
关于Spartan-3的配置电源
-
一、总则 1. 在Spartan3 配置相关管脚中，由Vccaux供电的管脚称为专用管脚（Dedicated Pins），有PROG_B, HSWAP_EN, TDI, TDO, TMS, TCK, CCLK, DONE 和M0- ...
-
-
FPGADeveloper
2010-12-9 17:24
-
一个simulink和modelsim联合仿真的简单例子
-
首先，要安装matlab和modelsim，这个是不用说的了。 然后要在matlab里对modelsim进行配置，在命令窗口中输入configuremodelsim，根据提示一步一步进行即 ...
-
-
FPGADeveloper
2010-12-9 17:16
-
Modelsim 6.1 使用交流---2
-
在文章1中，使用了modelsim.INI文件，修改其路径 预先编译生成库文件。 最近一直想弄数字滤波器，遇到了问题？ 怎么从matlab里面读入数据。 在此，先使 ...
-
-
用户1583963
2010-12-9 17:09
-
基本知识：常用电平标准(TTL、CMOS、LVTTL、LVCMOS、LVPECL、RS232）
-
现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。 下 ...
-
-
FPGADeveloper
2010-12-9 17:05
-
Modelsim 6.1 使用交流---1
-
Modelsim仿真工具是Model公司开发的。它支持Verilog、VHDL以及他们的混合仿真，它可以将整个程序分步执行，使设计者直接看到他的程序下一步要执行的语句 ...
-
-
用户498106
2010-12-9 15:25
-
FPGA你必须知道的那些事
-
转载地址： http://www.cnblogs.com/yuphone/archive/2010/10/28/1863822.html 我常年担任多个有关FPGA学习研讨的QQ群管理员，长期以来很多新入群的菜鸟们总 ...
-
-
用户36690
2010-12-8 23:52
-
Xilinx Spartan-3与Spartan-3E和Spartan-3A的区别
-
(1) Spartan-3的特点是高性能，高I/O数量。I/O驱动能力强，最大达36mA（Spartan-3A为24mA）；支持多达24种的I/O标准（Spartan-3E支持18种）；支持DCI（数字控制 ...
-
-
用户1355722
2010-12-8 21:30
-
Timequest时序分析
-
Timequest时序分析，是应该好好搞一下
-
-
特权ilove314
2010-12-7 21:42
-
特权和你一起学NIOS2 第五章 实战演练之时序收敛 part12完
-
-
-
用户1374002
2010-12-7 14:02
-
# FPGA大公司面试笔试数电部分，看看你会多少？（zt）
-
1：什么是同步逻辑和异步逻辑？（汉王） 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 答案应该与上面问题一致 ...
-
-
用户375625
2010-12-7 09:08
-
【转】谈谈FPGA设计的20个小贴士。
-
很多人在学习FPGA设计，这里转载一个老鸟的博文，谈谈FPGA设计的20个小贴士。 1、状态机的问题，尽量不要写出太大的状态机，宁愿用一些小型的状态机来相互关联 ...
-
-
用户313737
2010-12-6 22:58
-
跨时钟域设计2——【Fast to slow clock domain】
-
跨时钟域设计中，对快时钟域的Trigger信号同步到慢时钟域，可以采用上面的电路实现，Verilog HDL设计如下： // Trigger signal sync, Fast cloc ...
-
-
用户313737
2010-12-6 22:51
-
Veriolg HDL设计规范
-
规范很重要 工作过的朋友肯定知道，公司里是很强调规范的，特别是对于大的设计（无论软件还是硬件），不按照规范走几乎是不可实现的。逻辑设计也是这样： ...
-
-
用户1500115
2010-12-6 21:40
-
（转）数字IC后端设计流程
-
1. 数据准备。对于 CDN 的 Silicon Ensemble而言后端设计所需的数据主要有是 Foundry厂提供的标准单元、宏单元和I/O Pad的库文件,它包括物理库、时序库及网表库 ...
-
关闭
站长推荐
/3 
