FPGA和CPLD-可编程逻辑器件-第293页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1049668 2010-12-17 14:55: group_path; synopsis DC命令使用group_path可以是DC在编译时使用不同的代价比重。如下命令可以使编译器在编译时对输入端口到寄存器，寄存器到输出端口，输入端口到输出 ...; 4849 11 0 11

用户1049668 2010-12-17 14:45: DC compile命令; 2. Synopsys Commands Command Reference ...; 10064 13 0 13

用户1560945 2010-12-17 13:25: 《NIOSII那些事儿》rev7.0 PDF版本发布; 与REV6.0相比，修改地方如下：修正了一些图片上的错误，将与并行FLASH有关的图片进行了修正； REV7.0版本的目录如下：第一章功能简介 ...; 10280 12 4 16

用户1560945 2010-12-17 13:24: 《Verilog HDL那些事儿》PDF 3.0版本发布; 《Verilog HDL那些事儿》1.0版本发布四章内容，后续将后面的两章内容加入，最近比较忙，希望大家体谅！目录：书语 9 第 ...; 8371 7 3 10

用户1560945 2010-12-17 13:23: 【FPGA黑金开发板】发布第二代黑金核心板 HJ-II-CORE; 一、核心板采用更高级的FPGA EP3C16Q240 ，资源更多，性能更强；二、核心板采用四层PCB 设计，更稳定，更专业！可以用到工业领域产品上；三、 ...; 3384 10 0 10

用户1560945 2010-12-17 13:21: 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--GUI系统（二十五）（大结局）; 声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/ 6.3 实验二 ...; 1802 5 0 5

用户1560945 2010-12-17 13:20: 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--RTC系统（二十四）; 声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/ 6.2 实验二 ...; 1752 9 0 9

用户1560945 2010-12-17 13:19: 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--系统建模（二十三）; 声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/ 第六章： ...; 1746 7 0 7

用户1560945 2010-12-17 13:18: 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--RTC接口封装(二十二); 声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/ 5.8 实验二 ...; 1958 5 0 5

用户1560945 2010-12-17 13:17: 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--LCD（12864）封装(二十一); 声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/ 5.7 实验二 ...; 2336 8 0 8

用户1560945 2010-12-17 13:16: 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--VGA(二十); 声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/ 5.6 实验十 ...; 2869 8 0 8

用户1560945 2010-12-17 13:15: 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--串口发送|接收封装（十九）; 声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/ 5.5 实验十 ...; 2212 5 0 5

用户1560945 2010-12-17 13:14: 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--PS2封装（十八）; 声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/ 5.4 实验十 ...; 2099 8 0 8

用户1560945 2010-12-17 13:13: 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--蜂鸣器封装（十七）; 声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/ 5.3 实验十 ...; 3094 15 0 15

用户1560945 2010-12-17 13:12: 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--数码管封装（十六）; 声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/ 5.2 实验十 ...; 2183 8 0 8

1 ... 289 290 291 292293294 295 296 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条