FPGA和CPLD-可编程逻辑器件-第293页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户307537 2010-12-20 16:50: VHDL实验四：函数信号发生器设计; 设计要求：设计一个函数信号发生器，能产生方波，三角波，正弦波，阶梯波。设计概述：信号的输出实质上是指电压幅度随时间的变化。根据这个原理我们就可以设 ...; 4876 6 0 6

用户307537 2010-12-20 16:50: VHDL实验三：设计UART串行传输模块; 一、实验原理： 1、概述 UART的全称是通用异步收发器（Universal Asynchronous Receiver/Transmitter），是实现设备之间低速数据通信的标准协议。“ ...; 4893 9 0 9

用户307537 2010-12-20 16:49: VHDL实验二：设计一个地铁自动售票系统; 一、实验题目：功能实现： 1、具备3各车站的选择 2、可接受5元，1元的输入 3、可按照1元的输出找零设计框图：图1.1整体设计框图设计要 ...; 3190 7 0 7

用户307537 2010-12-20 16:49: ＶＨＤＬ实验一序列检测器的设计; 一、实验目的 1、掌握序列检测器的工作原理 2、学会用状态进进行数字系统设计二、实验原理与内容 1、序列检测器的基本工 ...; 8563 8 1 9

用户1278632 2010-12-19 13:48: EDK下sram IP的使用; EDK软件的memory and memory controller中有一个xps multi-channel external memory controller(sram/flash)的IP，用来外接sram/flash存储器，它和51单片机的 ...; 5818 14 4 18

用户1584263 2010-12-19 08:39: 集成电路设计烦恼; 我是还未本科毕业的学生，现如今纠结一件事情，是硬件描述语言重要还是其描述的电路重要，要学好他该怎么办？ ...; 1052 1 1 2

特权ilove314 2010-12-17 17:13: 国产FPGA试用手记一; 国产FPGA试用手记一印象中FPGA市场基本是Altera和Xilinx一统天下，他们的明争暗斗决定着FPGA的未来，甚至他们各自的家族产品都是对着干的 ...; 12416 9 14 23

用户1049668 2010-12-17 16:09: 为何DC综合后网表文件包含assign语句，如何去除assign语句。; Question: 问题： I have a feedthrough in my circuit, and the netlist is showing an assign statement for this feedthrough. 我的电路设计中有端口直接 ...; 11933 16 0 16

用户1049668 2010-12-17 14:55: group_path; synopsis DC命令使用group_path可以是DC在编译时使用不同的代价比重。如下命令可以使编译器在编译时对输入端口到寄存器，寄存器到输出端口，输入端口到输出 ...; 4942 13 0 13

用户1049668 2010-12-17 14:45: DC compile命令; 2. Synopsys Commands Command Reference ...; 10111 14 0 14

用户1560945 2010-12-17 13:25: 《NIOSII那些事儿》rev7.0 PDF版本发布; 与REV6.0相比，修改地方如下：修正了一些图片上的错误，将与并行FLASH有关的图片进行了修正； REV7.0版本的目录如下：第一章功能简介 ...; 10301 13 4 17

用户1560945 2010-12-17 13:24: 《Verilog HDL那些事儿》PDF 3.0版本发布; 《Verilog HDL那些事儿》1.0版本发布四章内容，后续将后面的两章内容加入，最近比较忙，希望大家体谅！目录：书语 9 第 ...; 8410 8 3 11

用户1560945 2010-12-17 13:23: 【FPGA黑金开发板】发布第二代黑金核心板 HJ-II-CORE; 一、核心板采用更高级的FPGA EP3C16Q240 ，资源更多，性能更强；二、核心板采用四层PCB 设计，更稳定，更专业！可以用到工业领域产品上；三、 ...; 3398 11 0 11

用户1560945 2010-12-17 13:21: 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--GUI系统（二十五）（大结局）; 声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/ 6.3 实验二 ...; 1832 6 0 6

用户1560945 2010-12-17 13:20: 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--RTC系统（二十四）; 声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/ 6.2 实验二 ...; 1772 10 0 10

1 ... 289 290 291 292293294 295 296 ... 500 / 500 页下一页

关闭站长推荐

上一条

/4

下一条