FPGA和CPLD-可编程逻辑器件-第289页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

songmin2_301502101 2011-1-29 22:36: 传统CPLD和查找表架构CPLD的布线资源对比; Q： As we know, MAX is based on the traditional CPLD architecture with a global routing pool, while MAXII's routing resources are more like ones i ...; 1878 11 0 11

wxg1988 2011-1-29 19:42: FPGA--3数码管显示0-F; 数码管显示0-F。理解数码管显示原理通过分频计数，bt作为位选信号，se段选信号，经分频后对cot计数，实现0-F的显示，本实验选最后一位。 library ieee; ...; 2556 13 0 13

wxg1988 2011-1-29 19:40: FPGA学习; 其实学FPGA快一个月了，但没什么进展，或者说进展慢。回想刚开始学习FPGA好多不懂的，先是软件的使用。为此，我专门找了些教程，但操作起来又是一回事，用 ...; 2384 9 0 9

用户313737 2011-1-27 22:43: 测试总结【一】—— 确保测试环境正确无误; 项目到了测试阶段，simulation的完成之后满以为完成了80%，事实不是这样的，到此可能才完成不到50%，因为测试阶段可能会遇到很多意想不到的情况，有 ...; 1949 7 0 7

用户313737 2011-1-27 22:08: 设计总结【一】——关于第一个FPGA设计的总结; 参加工作已经半年，所做的项目也到了测试阶段，之前做的一个子模块已集成到系统，由于是第一个设计，所以模块的健壮性很不好，别人看我的代码估计会吐 ...; 2414 7 1 8

用户1374002 2011-1-25 09:14: FPGA技术实践文章汇总(zt); 实践性的：可以直接指导实践的，可以改进工作方法的。 Mon Apr 12 2010 17:30:20 GMT+0800 (China Standard Time) DDR3 memory interface contr ...; 3823 14 1 15

特权ilove314 2011-1-24 17:00: 国产FPGA试用手记续（外扩SFR使用）; 国产FPGA试用手记续（外扩SFR使用）题记：本以为这个国产FPGA的就此夭折，没想到权衡之后，在性能打些折扣的情况下还是重新捡起来了。从刚 ...; 3881 8 2 10

用户307537 2011-1-24 11:03: 2.Nios入门——niosII常见错误集锦; 1. 怎样在TCL脚本分配管脚 source .tcl 有点问题： # source stratix_pin_assign.tcl couldn't read file "stratix_pin_assign.tcl": no such ...; 7159 3 2 5

用户1661850 2011-1-24 10:14: Verilog HDL语法学习; 这两天一直在看Quartus ii，看到语言这一块实在走不动了。这本书用的是VHDL语言的，看了几个例程实在是走不动了。还是先看看语言吧，在网上翻了翻资料，都说Ver ...; 1682 16 0 16

用户307537 2011-1-24 03:07: 1.Nios入门——如何建立一个Nios工程; 本人买了块艾米电子的实验板，感觉还行吧。到手了现在马上就开始学习Nios II。感觉现在这个挺流行的。所以就学习一下，希望以后能用得上。现在将我学习的点 ...; 5142 6 0 6

用户1661850 2011-1-22 15:08: 开始了！学习FPGA; 今天开始学习FPGA了！摸索了一晚上，终于建了个工程！工程向导-----添加文件和库----选择目标器件（应该是开发板上的那个东东吧）---选择EDA工具（ModelS ...; 1517 14 0 14

用户313737 2011-1-22 01:27: 跨时钟域设计3【数据同步】; 前面介绍了项目中用到的脉冲同步的基本方法，其基本功能是从某个时钟域取出一个单时钟宽度脉冲，然后在新的时钟域中建立另一个单时钟宽度的脉冲， ...; 2934 7 0 7

用户371213 2011-1-21 17:35: DDR2 SDRAM硬件设计中需要注意地方; DDR2 SDRAM硬件设计中需要注意地方在XXX板的设计过程中，DDR2 SDRAM的设计，遇到了不少困惑，经过与其他人交流和查阅相关资料，基本完成了DDR2 SDRAM ...; 6625 9 2 11

用户1460054 2011-1-21 17:33: FPGA开发环境; 转载地址：http://blog.chinaaet.com/detail/10960.html 1. 集成的CPLD/FPGA开发环境这类软件都是由PLD/FPGA芯片厂家提供，基本都 ...; 2573 10 0 10

用户371213 2011-1-21 17:33: DDR2调试中的几个时钟的解释; DDR2调试中的几个时钟的解释 1. MCB需要三个基本时钟 l MCB system clocks ，memory controller的工作作时钟和external memory device的参考时 ...; 8976 8 0 8

1 ... 285 286 287 288289290 291 292 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条