FPGA和CPLD-可编程逻辑器件-第290页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1584296 2011-1-1 19:43: 罗森博客报到; 在元旦之际，我开始了我的博客之旅。想通过博客记录下自己曾经走过的痕迹。我是一名FPGA开发者，热爱FPGA，以及其中的sopc、nios ii程序开发等。希望把自 ...; 1271 8 0 8

用户319263 2011-1-1 17:05: 很好玩的一段verilog代码; VGA显示/640*480/60Hz刷新频率代码如下一共三段 1段 module VGA_ball(clk,rst_n,VGA_B,VGA_G,VGA_R,VGA_BLANK_N,VGA_CLK,VGA_SYNC_N,VGA_HS,VGA_VS,ba ...; 1287 8 0 8

用户1480864 2011-1-1 00:39: modelsim仿真问题; modelsim仿真XILINX的ISE逻辑时，会出现IPCORE找不到的情况，即使是库文件都已编译好以后。这时往往让人束手无策。一个可行的方法是删除.xaw文件，添加 ...; 1136 2 1 3

songmin2_301502101 2010-12-30 22:53: PLD设计中添加buf并防止被优化的方法; 例如：一个PLD设计，里面有直接将一个输入管脚和一个输出管脚连接的做法，如下： //*********************// input a; output b; assign b = a; //*********** ...; 2813 9 1 10

用户329306 2010-12-30 16:30: 卷帘门产品销售主要以渠道商为打“代言战”，“广告战”; 车库门维修在2008年我国电动卷帘门市场掀起代言热潮，各电动卷帘门企业纷纷开打“代言战”，“广告战”。此种方式拉近了与消费者的距离，但消费者只能通过 ...; 720 3 0 3

用户398889 2010-12-29 21:19: 艰辛的FPGA历程; 学习FPGA也有很长时间了，由于boss的抠门，多次向其索要FPGA开发板，但其总是让我申请免费的.哎！为boss也赚过钱，给点东西咋就这么难呐。只 ...; 1732 6 5 11

huotingtu_505472073 2010-12-29 13:08: 【转】有限状态机编码技巧; 状态机的编码 a、状态机的编码。Biary、gray-code 编码使用最少的触发器，较多的组合逻辑。而one-hot编码反之。由于CPLD 更多的提供组合逻辑资源，而FPGA ...; 2154 9 0 9

huotingtu_505472073 2010-12-29 13:06: 【转】基于FPGA 的SPI 自动发送模块设计; 一、摘要： SPI 接口应用十分广泛，在很多情况下，人们会用软件模拟的方法来产生SPI 时序或是采用带SPI 功能模块的MCU。但随着可编程逻辑技术的发展， ...; 1906 10 0 10

huotingtu_505472073 2010-12-29 13:05: 【转】如何拆分大的组合逻辑; lflhust：图1是很多为了提高系统时钟采用的拆分大组合逻辑的方法，但是没有提供具体如何拆分的实例。我觉得实例才是重要的。但我不明白在写代码时，如何知道这样 ...; 1699 8 0 8

huotingtu_505472073 2010-12-29 12:55: 【转】基于VHDL的串口通信程序; -- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在 --PC机上安装一个串口调试工具来验证程序的功能。 -- 程序实现了一个收发一帧10个bit（即无 ...; 1307 4 0 4

huotingtu_505472073 2010-12-29 12:54: 【转】FPGA和单片机串行通信接口的实现; 摘要：本文针对由FPGA构成的高速数据采集系统数据处理能力弱的问题，提出FPGA与单片机实现数据串行通信的解决方案。在通信过程中完全遵守RS232协议，具有较强的 ...; 1195 8 0 8

用户1278632 2010-12-29 09:29: ISE与EDK联合设计报错 ERROR:NgdBuild:604 logical block; 做一个很简单的测试在ISE的SCH里调用EDK的symbol，EDK的功能也很简单，就是CPU通过串品打印一串字符首先，我建一个ISE工程再建一source sch类型，并 ...; 8763 13 1 14

用户375972 2010-12-28 21:18: 管中窥豹--Smartfusion; 很高兴，又可以再次坐在电脑前，记录下自己的阅读感受。(不太熟悉博客的文档结构，有些混乱，希望见谅) 通过上图，可以看到S ...; 2137 3 3 6

用户375972 2010-12-28 20:23: 浅谈开发的感受; 接触FPGA应用开发一个月，一个人低头度过30个日日夜夜，激动过，迷茫过，失落过。年轻气盛，很想在同龄人间做出些成绩，结果却是遇速则不达。上司默默的 ...; 1809 5 4 9

用户1049668 2010-12-28 15:56: 多时钟域设计和触发器的亚稳态; 目前正在做的东西必须跨时钟域（crossing clock domain），信号非同步的问题很让人头疼。在读资料的时候了解到触发器（flip-flopper）输出会出现亚稳态 ...; 5723 11 3 14

1 ... 286 287 288 289290291 292 293 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条