FPGA和CPLD-可编程逻辑器件-第290页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1407039 2011-1-21 13:37: 红色飓风4代 EP3C40F484开发板 ALTERA开发板 FPGA开发板; 开发板中心网址： http://www.huanor.com 开发板中心国际站： http://www.china-kit.com 开发板中心论坛： http://www.huanor.com/bbs 淘宝网址： http://s ...; 1387 8 0 8

用户1407039 2011-1-21 13:32: PCI9054开发板 PCI9054总线开发板 PCI总线开发板 PCI开发板; 开发板中心网址： http://www.huanor.com 开发板中心论坛： http://www.huanor.com/bbs 淘宝网址： http://shop36289907.taobao.com QQ: 1060087047或者871 ...; 1022 11 0 11

用户1407039 2011-1-21 13:31: PCI开发板 PCI总线开发板 S1800 PCI/PCI-X 开发板 PCI/PCI-X开发平台; 开发板中心网址： http://www.huanor.com 开发板中心国际站： http://www.china-kit.com 开发板中心论坛： http://www.huanor.com/bbs 淘宝网址： http://s ...; 1003 10 0 10

用户1407039 2011-1-21 13:30: PCI开发板 PCI总线开发板 S2500 PCI EXPRESS x1 开发板; 开发板中心网址： http://www.huanor.com 开发板中心国际站： http://www.china-kit.com 开发板中心论坛： http://www.huanor.com/bbs 淘宝网址： http://s ...; 934 10 0 10

用户1407039 2011-1-21 13:28: PCI开发板 PCI总线开发板 S2800 PCI EXPRESS X4开发板; 开发板中心网址： http://www.huanor.com 开发板中心国际站： http://www.china-kit.com 开发板中心论坛： http://www.huanor.com/bbs 淘宝网址： http://s ...; 1037 7 0 7

用户1407039 2011-1-21 13:25: USB2.0数据采集模块 USB开发板 USB2.0开发板 FPGA开发板; 开发板中心网址： http://www.huanor.com 开发板中心国际站： http://www.china-kit.com 开发板中心论坛： http://www.huanor.com/bbs 淘宝网址： http://s ...; 843 8 0 8

特权ilove314 2011-1-20 10:37: DSPBuilder读书笔记一; DSPBuilder读书笔记一传统的DSP（数字信号处理芯片）大都是基于固定的硬件架构，通过软件编程来实现各种复杂的信号运算与处理。设计者在选 ...; 3966 9 1 10

jlx_cuc 2011-1-18 15:55: 硬件工程管理的简易软件实现; 当我们在设计一个FPGA或者单片机工程的时候，学校教学过程中并不注重工程的管理，以至于很多人从学校出来以后习惯的做法都是：新建一个工程名的文件夹，比如 ...; 2125 9 0 9

用户1606080 2011-1-17 21:55: 我的fpga学习笔记; 1word摘录 2笔记本 3文档注释以下是word，摘录： 1 FPGA的工作原理即查找表（Look-Up-Table)的原理与结构查找表结构的 ...; 1342 0 0 0

用户1606080 2011-1-17 21:53: fpga学习资源; 列出几个重要的Manual： XST User Guide (xst.pdf)：关于XST的开关选项等 Development System Reference Guide (dev.pdf) ：除了XST外的实现工具比如map, p ...; 1567 1 1 2

用户317703 2011-1-17 08:52: SystemGenerator 10.1 与 Matalb 2008a的兼容性问题; 需要构建System Generator的系统平台。之前安装过低版本Matlab的是可以使用。这次安装发现无法识别。Matlab2008a版本无法兼容SystemGem 10.1。解决途径： 1、 ...; 1469 0 0 0

用户313224 2011-1-16 16:16: 如何将管脚设置为虚拟管脚; 如何将管脚设置为虚拟管脚我们在设计子模块时，运行Full Compilation可能会遇到以下两个问题： ⑴ 子模块使用的I/O太多，FPGA的I/O资源不 ...; 2412 3 0 3

用户1609127 2011-1-14 14:44: 我眼中的FPGA和Verilog HDL; 第1章：我眼中的FPGA和Verilog HDL 当接触一门新知识的时候，如果在心中没有任何形状，掌握的感觉都是遥不可及的。当然，FPGA 也好 Verilog HDL 也 ...; 2828 18 3 21

用户1609127 2011-1-14 14:23: 他和它的故事 Verilog HDL 之反应和调试过程; 目录第七章反应和调试过程 7.01 输出的珍贵信息实验二十六：优化vga的同步模块 7.02 迟了一步的数据 ...; 2148 16 0 16

用户1609127 2011-1-14 14:17: 注意：Verilog HDL 那些事儿：更新中 ...; 最近根据社区的决定，Verilog HDL 那些事儿已经改版中，旧版的下载空间我永久关闭了, 拖得越久我越误认子弟，这个活儿不好受，请见谅。最新的动态请浏览社 ...; 3621 10 2 12

1 ... 286 287 288 289290291 292 293 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条