-
特权ilove314
2010-12-27 18:09
-
国产FPGA试用手记四（时序工具——完）
-
国产FPGA试用手记四（时序工具——完） 关于时序工具的一些FAE解答： 问：你们的工具是否只提供所有输入输出管脚完全一致的时序约束？如tsu,th,tco,t ...
-
-
用户1609127
2010-12-26 14:53
-
他和它的故事 之 Verilog HDL 模块的沟通
-
目录 第四章 模块的沟通 4.01 探讨Start_Sig 和 Done_Sig 的协调性 4.02 同步FIFO 实验十七：同步FIFO ...
-
-
用户1527113
2010-12-26 11:50
-
Verilog中的任务与函数（转）
-
任务和函数有助于简化程序，有点类似与Fortran语言的subroutine和function。 任务和函数的共同点： 1.任务和函数必须在模块内定义，其作用范围仅适用于该模 ...
-
-
用户1527113
2010-12-26 10:06
-
谈谈我对阻塞与非阻塞赋值的看法（一些新手应该注意的问题）
-
这是在ouravr首发的。。（PS：EDN的图片上传实在是。。。所以先发别处。。） 阻塞赋值，非阻塞赋值，说实话，我刚开始也搞了好久，感觉不能深度把握，还有就是 ...
-
-
用户319972
2010-12-25 23:48
-
闲聊
-
不知不觉间迎来了大学毕业后的第一个圣诞节，相比于大学时代的狂欢，今天的圣诞就如同现在的生活——平静淡然。打开校内，发现大家都发出了圣诞不如以前 ...
-
-
FPGADeveloper
2010-12-25 00:16
-
USB-BLASTER 原理图
-
USB-BLASTER 原理图 正在加工
-
-
用户1355722
2010-12-24 22:12
-
我怎么感觉转了个圈
-
现在越来越感觉好像回到大学时代的状态：从大学2年的FPGA（SOPC）学习、参赛，到毕业后做IC设计，又到现在回到FPGA，并且仍然是从逻辑到Nios做系 ...
-
-
用户316356
2010-12-24 14:39
-
联轴器（coupling）的定义
-
联轴器（coupling）的定义 联轴器种类繁多，按照被联接两轴的相对位置和位置的变动情况，可以分为：①固定式联轴器。主要用于两轴要求严格对中并在工作中不发生 ...
-
-
用户282447
2010-12-24 11:33
-
sdram verilog程序
-
sdram芯片用的是hy57v641620hgt-7，fpga用的是EP1C6Q240C8，晶振是50M，经过PLL倍频至125M，系统clk时钟是125M，sdram时钟相移-3ns 程序是根据特权的sdram ...
-
-
用户282447
2010-12-24 11:26
-
串口verilog程序
-
发一个自己写的串口程序，波特率115200，一位起始位，8个数据位，一个停止位 接收采用8倍过采样。 下面有4个module，uart是顶层模块，uart_rx是接收模块 ...
-
-
用户319972
2010-12-23 20:44
-
夯实基础——uart调试经历
-
从开始工作到现在，似乎一刻也不得闲。不由得弱弱感叹到，资本家果然都是以榨干工人的剩余价值为目标的。对于我们这些新人来说，大量的项目调试 ...
-
-
用户319972
2010-12-22 22:58
-
初来EDN咋到
-
不可否认，之所以会在EDN开博，是受到了特权同学的影响。我是一名刚从校园里走出的大学生，懵懵懂懂之间成为了一名硬件工程师，玩起了FPGA，也 ...
-
-
用户1278632
2010-12-22 14:49
-
EDK12.2中 mch_emc IP的时序问题
-
mch_emc IP可以将PLB总线时序转为inter 8080时序 下面是我用chipscope抓到的波形 Mem_DQ_O_In : 数据输入 Mem_OEN: 读信号 M ...
-
-
用户1278632
2010-12-22 14:29
-
xilinx FPGA的配制与应用程序引导－范例
-
两个Xilinx FPGA应用程序引导的范例 1、run_in_flash是直接在NOR FLASH里运行程序 2、spi_flash_boot是将BIT和bootloader和APP全部固化到SPI FLASH里， ...
-
-
特权ilove314
2010-12-22 14:21
-
国产FPGA试用手记三（存储器）
-
国产FPGA试用手记三（存储器） 有几点关于代码和数据存储区配置的一些疑问，麻烦解答一下： 问：代码存储器可以选择OTP或者extension memory，一般在最终 ...
-
关闭
站长推荐
/3 
