-
用户282447
2010-12-24 11:33
-
sdram verilog程序
-
sdram芯片用的是hy57v641620hgt-7，fpga用的是EP1C6Q240C8，晶振是50M，经过PLL倍频至125M，系统clk时钟是125M，sdram时钟相移-3ns 程序是根据特权的sdram ...
-
-
用户282447
2010-12-24 11:26
-
串口verilog程序
-
发一个自己写的串口程序，波特率115200，一位起始位，8个数据位，一个停止位 接收采用8倍过采样。 下面有4个module，uart是顶层模块，uart_rx是接收模块 ...
-
-
用户319972
2010-12-23 20:44
-
夯实基础——uart调试经历
-
从开始工作到现在，似乎一刻也不得闲。不由得弱弱感叹到，资本家果然都是以榨干工人的剩余价值为目标的。对于我们这些新人来说，大量的项目调试 ...
-
-
用户319972
2010-12-22 22:58
-
初来EDN咋到
-
不可否认，之所以会在EDN开博，是受到了特权同学的影响。我是一名刚从校园里走出的大学生，懵懵懂懂之间成为了一名硬件工程师，玩起了FPGA，也 ...
-
-
用户1278632
2010-12-22 14:49
-
EDK12.2中 mch_emc IP的时序问题
-
mch_emc IP可以将PLB总线时序转为inter 8080时序 下面是我用chipscope抓到的波形 Mem_DQ_O_In : 数据输入 Mem_OEN: 读信号 M ...
-
-
用户1278632
2010-12-22 14:29
-
xilinx FPGA的配制与应用程序引导－范例
-
两个Xilinx FPGA应用程序引导的范例 1、run_in_flash是直接在NOR FLASH里运行程序 2、spi_flash_boot是将BIT和bootloader和APP全部固化到SPI FLASH里， ...
-
-
特权ilove314
2010-12-22 14:21
-
国产FPGA试用手记三（存储器）
-
国产FPGA试用手记三（存储器） 有几点关于代码和数据存储区配置的一些疑问，麻烦解答一下： 问：代码存储器可以选择OTP或者extension memory，一般在最终 ...
-
-
用户147800
2010-12-22 10:59
-
microblaze lmb bram
-
entity lmb_v10 is generic ( C_LMB_NUM_SLAVES : integer := 4; C_LMB_DWIDTH : integer := 32; C_LMB_AWIDTH : integer := 32; ...
-
-
用户320406
2010-12-22 10:09
-
打造文化精品 中卫“文化特产”走向全国
-
儿歌舞剧《回乡婚礼》进京入沪 600108资金流向/千股千评/业绩预测 亚盛集团资金流向/千股千评/业绩预测 600177资金流向/千股千评/业绩 ...
-
-
用户147800
2010-12-22 08:55
-
microblaze SDRAM
-
BEGIN mpmc PARAMETER INSTANCE = mpmc_0 PARAMETER HW_VER = 5.00.a PARAMETER C_MEM_PARTNO = MT48LC32M16A2-75 PARAMETER C_MEM_TYPE = SDRAM ...
-
-
特权ilove314
2010-12-21 13:33
-
国产FPGA试用手记二（51硬核性能测试）
-
国产FPGA试用手记二（51硬核性能测试） IO口速度测试，使用以下程序测试高电平脉宽。 while(1) { P0 = ...
-
-
用户307537
2010-12-20 16:50
-
VHDL实验四：函数信号发生器设计
-
设计要求：设计一个函数信号发生器，能产生方波，三角波，正弦波，阶梯波。 设计概述：信号的输出实质上是指电压幅度随时间的变化。根据这个原理我们就可以设 ...
-
-
用户307537
2010-12-20 16:50
-
VHDL实验三：设计UART串行传输模块
-
一、 实验原理： 1、 概述 UART的全称是通用异步收发器（Universal Asynchronous Receiver/Transmitter），是实现设备之间低速数据通信的标准协议。“ ...
-
-
用户307537
2010-12-20 16:49
-
VHDL实验二：设计一个地铁自动售票系统
-
一、实验题目： 功能实现： 1、具备3各车站的选择 2、可接受5元，1元的输入 3、可按照1元的输出找零 设计框图： 图1.1整体设计框图 设计要 ...
-
-
用户307537
2010-12-20 16:49
-
ＶＨＤＬ实验一 序列检测器的设计
-
一、 实验目的 1、 掌握序列检测器的工作原理 2、 学会用状态进进行数字系统设计 二、 实验原理与内容 1、 序列检测器的基本工 ...
-
关闭
站长推荐
/3 
