FPGA和CPLD-可编程逻辑器件-第294页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1560945 2010-12-17 13:19: 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--系统建模（二十三）; 声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/ 第六章： ...; 1756 8 0 8

用户1560945 2010-12-17 13:18: 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--RTC接口封装(二十二); 声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/ 5.8 实验二 ...; 1986 7 0 7

用户1560945 2010-12-17 13:17: 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--LCD（12864）封装(二十一); 声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/ 5.7 实验二 ...; 2353 9 0 9

用户1560945 2010-12-17 13:16: 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--VGA(二十); 声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/ 5.6 实验十 ...; 2895 9 0 9

用户1560945 2010-12-17 13:15: 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--串口发送|接收封装（十九）; 声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/ 5.5 实验十 ...; 2229 6 0 6

用户1560945 2010-12-17 13:14: 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--PS2封装（十八）; 声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/ 5.4 实验十 ...; 2124 9 0 9

用户1560945 2010-12-17 13:13: 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--蜂鸣器封装（十七）; 声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/ 5.3 实验十 ...; 3112 16 0 16

用户1560945 2010-12-17 13:12: 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--数码管封装（十六）; 声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/ 5.2 实验十 ...; 2193 9 0 9

用户1560945 2010-12-17 13:11: 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--独立按键封装(十五); 声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/ 第五章：低 ...; 2374 7 0 7

用户1278632 2010-12-17 08:40: DOS下找不到iMPACT命令的问题; 在将两个MCS文件合并时，必须要在DOS调用IMPACT才行，很奇怪，在运行批处理文件时，DOS下竞提示 ‘IMPACT’不是内部或外部命令，也不是可运行的程序， ...; 3285 14 0 14

用户209888 2010-12-15 20:36: case语句容易犯错的写法; verilog中写case语句时经常犯错，至少身为菜鸟的我经常这样，写下来，免得下次又忘记了。代码隔段时间不写就容易生疏啊。。。例子： always@(a) be ...; 1435 0 0 0

用户281801 2010-12-15 15:29: NPI中遇到的一个问题; ERROR :EDK:1599 - IPNAME:my_npi INSTANCE:my_npi_0 - E:\FFT\fft_ddr2\DDR2_v2\system.mhs line 216 - must have atleast 1 master assig ...; 1945 3 1 4

用户159791 2010-12-15 13:34: FPGA时钟设计_1系统时钟(转）; FPGA 设计的第一步是决定需要什么样的时钟速率，设计中最快的时钟将确定 FPGA 必须能处理的时钟速率。最快时钟速率由设计中两个触发器之间一个信 ...; 2160 0 0 0

用户306295 2010-12-15 11:09: FPGA电源; FPGA的电源取决于内部电路的要求. FPGA有三个要配置元素:可配置逻辑块(CLB),I/O块(IOB)及其相互连接(见图). CLB提供功能性逻辑元素.IOB提供封装引脚和 ...; 1273 2 0 2

用户1609127 2010-12-15 10:34: 他和它的故事之 Verilog HDL 流水操作和建模; 目录前言目录第三章流水操作和建模 3.01 流水操作的概念 3.02 仿顺序操作向流水操作的转换实验十一：流 ...; 2309 11 0 11

1 ... 290 291 292 293294295 296 297 ... 500 / 500 页下一页

关闭站长推荐

上一条

/4

下一条