FPGA/CPLD
首页 FPGA/CPLD
用户281801 2010-12-15 15:29
NPI中遇到的一个问题
    ERROR :EDK:1599 - IPNAME:my_npi INSTANCE:my_npi_0 -    E:\FFT\fft_ddr2\DDR2_v2\system.mhs line 216 - must have atleast 1 master    assig ...
用户159791 2010-12-15 13:34
FPGA时钟设计_1系统时钟(转)
FPGA 设计的第一步是决定需要什么样的时钟速率,设计中最快的时钟将确定 FPGA 必须能处理的时钟速率。最快时钟速率由设计中两个 触发器 之间一个信 ...
用户306295 2010-12-15 11:09
FPGA电源
  FPGA的电源取决于内部电路的要求. FPGA有三个要配置元素:可配置逻辑块(CLB),I/O块(IOB)及其相互连接(见图). CLB提供功能性逻辑元素.IOB提供封装引脚和 ...
用户1609127 2010-12-15 10:34
他和它的故事 之 Verilog HDL 流水操作和建模
目录 前言 目录 第三章 流水操作和建模 3.01 流水操作的概念 3.02 仿顺序操作向流水操作的转换 实验十一:流 ...
用户1527113 2010-12-14 20:58
PCI板卡调试二(驱动,EEProm)
焊完了所有的元件,不容易啊,基本都是0603的元件,头昏眼花的。   洗干净板子,然后开始检查,先检查电源是否和地线短路,我可不想一插电脑上就烧电脑主 ...
用户320110 2010-12-14 12:22
空压机油有多种过滤器那么他们的性能怎样呢
寿力空压机油  寿力空压机油石英砂过滤器:石英砂过滤器是一种典型的深床过滤器,其结构特点是滤层较厚,过滤介质石英砂的密度较大,滤床比较稳定。石 ...
用户1500115 2010-12-13 15:23
ic行业的前景分析---转
来源: http://www.ic1w.com/ic_news/201003/775.html ;关于ic行业肯定各家看法都不同,取个我愿意看到的文章,算是给自己的心理安慰吧。 关于国内IC行业 ...
FPGADeveloper 2010-12-13 11:20
基于matlab设计、modelsim仿真的FIR滤波器的设计
最近在学习基于FPGA的FIR设计,在数字通信领域里面,滤波器的设计也是极其重要的一部分,要加强实践和学习。在网上找了很久的资料,感觉都不太详细。 滤波器 ...
用户1583963 2010-12-13 11:07
Xilinx:Xilinx FPGA用户约束文件
         FPGA设计中的约束文件有3类:用户设计文件(.UCF文件)、网表约束文件(.NCF文件)以及物理约束文件(.PCF文件),可以完成时序约束、管脚 ...
用户307537 2010-12-12 23:35
QuartusII 显示子窗口标签(选项卡)
同学说Quartus II 中TestEditor的选项卡找不到了,打开多个文件之后不知道怎么有选择地关闭某文件,这个问题倒把我问住了,在菜单里找了很久,也不知道是 ...
用户1527113 2010-12-12 20:54
FPGA中的时钟使能(转)
  时钟使能电路是同步设计的基本电路。在很多设计中,虽然内部不同模块的处理速度不同,但由于这些时钟是同源的,可以将它们转化为单一时钟处理。在ASIC中可以 ...
用户1527113 2010-12-12 16:54
影响FPGA设计中时钟因素的探讨(建立与保持时间 写的很好)
时钟是整个电路最重要、最特殊的信号,系统内大部分器件的动作都是在 时钟 的跳变沿上进行, 这就要求 时钟 信号时延差要非常小, 否则就可能造成时序逻辑状态 ...
用户1324799 2010-12-11 16:51
任意mif生成器
任意mif生成器,CSDN上下的,是这么说的  
用户1609127 2010-12-11 15:36
他和它的故事 之 VerilogHDL 整数除法器
目录 前言 02 目录 03 第二章 整数除法器 04 2.01 传统的除法器 04 实验八:传统除法器 05 2.02 循环型除法器 09 实验九:传统乘 ...
用户585119 2010-12-10 21:14
英特尔利用首款可配置英特尔凌动 处理器(转载)
新闻焦点     ? 英特尔 凌动 E600C 系列处理器在单一封装内搭载 Altera* FPGA,适用于定制产品。     ? 可配置处理器易于更改,能满足不同细分市场的 ...
关闭 站长推荐上一条 /3 下一条