FPGA和CPLD-可编程逻辑器件-第286页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

songmin2_301502101 2011-2-1 17:09: Verify fast I/O register assignments in QuartusII; Q: How to check if my fast I/O register assignments valid or not with QuartusII? As we know, If a register has not directly connection to I/O, t ...; 2734 10 0 10

songmin2_301502101 2011-2-1 16:48: Signals on port captured by SignalTapII inverted; Q: I added a output pin as a node to SignalTap II, and fount that signal on this pin captured by SignalTapII is an inverted one of actual signal. ...; 1465 7 0 7

songmin2_301502101 2011-2-1 16:43: The Rup and Rdn resistors of StratixII; Q: In application note an384, it is said that the RUP and RDN resistors are reference resistors used by the calibration circuitry to control the v ...; 2019 9 0 9

用户180508 2011-2-1 12:35: Altea公司FPGA开发软件安装指南与注意; Quartus II安装点击Setup，和安装其他应用程序一样。可以根据自己的需要决定安装的大小。比如可以选择是否安装某种型号的器件 QuartusII8.0 ...; 4061 6 0 6

用户180508 2011-2-1 12:02: Altea公司FPGA开发软件安装指南与注意; Quartus II安装点击Setup，和安装其他应用程序一样。可以根据自己的需要决定安装的大小。比如可以选择是否安装某种型号的器件 QuartusII ...; 3327 8 0 8

用户180508 2011-2-1 12:01: Altea公司FPGA开发软件安装指南与注意; Quartus II安装点击Setup，和安装其他应用程序一样。可以根据自己的需要决定安装的大小。比如可以选择是否安装某种型号的器件 QuartusII ...; 2913 6 0 6

用户313737 2011-1-31 23:11: 测试总结【二】—— 小心寄存器被综合掉; 经过几天的努力，测试终于完成了三分之二，之前遇到的种种问题都得以解决，通过SPI接口可以对flash进行读写操作，接下来就是从flash里面读取数据，完成 ...; 2901 9 0 9

songmin2_301502101 2011-1-30 17:02: 理解QuartusII中的时序参数“Pin to IO register delay”; QuartusII的时序分析工具得到的管脚到IO寄存器的延时，有时会与手册给出的不一致，主要原因是手册给出的延时参数不包括IO cell内可编程延时单元的延时值。详见 ...; 2564 9 0 9

songmin2_301502101 2011-1-29 22:36: 传统CPLD和查找表架构CPLD的布线资源对比; Q： As we know, MAX is based on the traditional CPLD architecture with a global routing pool, while MAXII's routing resources are more like ones i ...; 1819 11 0 11

wxg1988 2011-1-29 19:42: FPGA--3数码管显示0-F; 数码管显示0-F。理解数码管显示原理通过分频计数，bt作为位选信号，se段选信号，经分频后对cot计数，实现0-F的显示，本实验选最后一位。 library ieee; ...; 2443 10 0 10

wxg1988 2011-1-29 19:40: FPGA学习; 其实学FPGA快一个月了，但没什么进展，或者说进展慢。回想刚开始学习FPGA好多不懂的，先是软件的使用。为此，我专门找了些教程，但操作起来又是一回事，用 ...; 2309 6 0 6

用户313737 2011-1-27 22:43: 测试总结【一】—— 确保测试环境正确无误; 项目到了测试阶段，simulation的完成之后满以为完成了80%，事实不是这样的，到此可能才完成不到50%，因为测试阶段可能会遇到很多意想不到的情况，有 ...; 1893 6 0 6

用户313737 2011-1-27 22:08: 设计总结【一】——关于第一个FPGA设计的总结; 参加工作已经半年，所做的项目也到了测试阶段，之前做的一个子模块已集成到系统，由于是第一个设计，所以模块的健壮性很不好，别人看我的代码估计会吐 ...; 2332 5 1 6

用户1374002 2011-1-25 09:14: FPGA技术实践文章汇总(zt); 实践性的：可以直接指导实践的，可以改进工作方法的。 Mon Apr 12 2010 17:30:20 GMT+0800 (China Standard Time) DDR3 memory interface contr ...; 3732 12 1 13

特权ilove314 2011-1-24 17:00: 国产FPGA试用手记续（外扩SFR使用）; 国产FPGA试用手记续（外扩SFR使用）题记：本以为这个国产FPGA的就此夭折，没想到权衡之后，在性能打些折扣的情况下还是重新捡起来了。从刚 ...; 3801 6 2 8

1 ... 282 283 284 285286287 288 289 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条