FPGA和CPLD-可编程逻辑器件-第282页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1292807 2011-3-6 00:18: I2C没调试出来; 在4摄像头的项目中，我们使用STM32的串口和I2C功能配置摄像头以及编码器ADI7393.基本思路是,将STM32的串口通过FPGA，由FPGA编程生成一个多路选通器，逐路配置4 ...; 2779 1 4 5

用户226122 2011-3-5 21:40: 开通博客; 今天开通EDN博客。有些时候，人是有懒惰性的，有些时候，人也会忘记，有些时候，人还会骄傲。人毕竟是人，不是神，人吃五谷杂粮，也就只 ...; 1619 5 1 6

jlx_cuc 2011-3-4 18:15: DDS编译器; DDS技术在FPGA设计中是为最基础最典型的案例。而且DDS电路的广泛应用也让我看到它的无比重要性。 DDS即直接数字式频率合成器（Direct Digital Synthesizer） ...; 1943 5 0 5

fuxiao123_401762695 2011-3-4 16:11: system generator硬件协同仿真时序不收敛的简单解决办法; system generator硬件协同仿真时，一些很简单的电路也无法达到时序收敛，这个问题困扰了我很久。在读了《Verilog HDL高级数字设计》一段时间之后，突然明白， ...; 4686 10 0 9

zenghao616_997442595 2011-3-4 15:58: verilog查询参考指南; attachment download verilog查询参考指南摘自周立功单片机。。。; 1639 9 0 9

用户253961 2011-3-4 09:56: verilog的UART的发送问题; 经过4~5天的调试，Uart最终还是没有成功，不懂是什么原因。原因大概如下： 1. usb转串口线没有成功，因为驱动只有xp的，而我的系统是win7旗舰版的 ...; 2792 12 0 12

用户253961 2011-3-4 09:51: verilog的UART的接收问题; 一，首先总结我在网上论坛上发的贴问的问题： verilog编写的两个奇怪现象： 1.在执行always@(posedge Clk50Mhz or negedge RstN) if(RstN) ...; 4056 10 3 13

用户253961 2011-3-4 09:50: Modelsim破解过程; 开学这几天一直在弄这个破解，搞得身心疲惫。在网上试了很多方法，一般都是有一个破解器，会会自动生成一个lience.dat的文件，里面含有自己 ...; 10904 10 2 12

用户317172 2011-3-3 19:04: 异步FIFO的学习计划; 主要目的是学习基于fpga的uart设计，要用到异步fifo。计划：时间：一天目标：读懂fifo的程序，（好像能用quar ...; 823 1 0 1

fuxiao123_401762695 2011-3-3 16:03: ISE13.1调用Modelsim10.0出现的一点小问题及解决过程; ISE13.1调用Modelsim10.0出现的一点小问题及解决过程软件环境： ISE13.1+System Generator Matlab2010b Modelsim SE 10.0 已编译Xilinx器件的M ...; 8606 13 0 12

用户1292807 2011-3-2 21:55: Spartan3a DSP视频处理; 我最近的一个项目是用FPGA实现4视频合成显示。使用的器件是xilinx 的Spartan3A dsp。其实这个项目做了很长时间了，最近第二版PCB回来了，正在调试中，前几天测试 ...; 1663 1 3 4

用户1292807 2011-3-2 21:40: 第一次开博客，希望能坚持写下去; 为什么开博，其实最近看到特权同学的博客深受启发，觉得不断总结归纳自己，那是给自己留下的一笔财富。记录自己的技术轨迹，点点心情，在有空的时候再回 ...; 1023 1 0 1

zenghao616_997442595 2011-3-2 21:31: QuartusII使用介绍; attachment download QuartusII基本使用入门; 1596 7 0 7

用户258499 2011-3-2 12:16: Error: Selected device has 105 RAM location(s) of; 在做nios2控制彩色液晶的实验中，想用signalTap Logic Analyzer看一下LCDCLK的时钟情况。做着做着，突然编译quartus2出现如下：Error: Selected device has 105 ...; 6292 5 1 6

huli184_389376486 2011-3-1 19:35: FPGA设计者的5项基本功; FPGA设计者的5项基本功记得《童林传》里，佟林练的基本功是“绕大树、解皮绳”，然后才练成了什么“鬼影随行、柳叶绵丝掌”。在我看来，成为一名说得 ...; 2432 4 0 4

1 ... 278 279 280 281282283 284 285 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条