FPGA和CPLD-可编程逻辑器件-第279页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户353858 2011-3-31 17:22: DS875 2.8 GHz 30 Y 11-bit phase modulation PDF; EUVIS,DS852,DS855,DS856,DS872,DS875,DS875A,国内最稳定的渠道，最低廉的价格，美国EUVIS,DV002,DV008,DV032,DV255N,DV31P,DV45D,LA302,LA310,LD162D,LI370,国 ...; 783 1 0 1

用户564791 2011-3-31 12:40: verilog阻塞赋值与非阻塞赋值的区别; 两个要点： ×在描述组合逻辑的always块中用阻塞赋值，则综合成组合逻辑的电路结构。 ×在描述时序逻辑的always块中用非阻塞赋值，则综合成时序逻辑的电 ...; 3751 10 0 10

jlx_cuc 2011-3-31 11:30: VHDL的testbench的编写; 大多数硬件设计人员对verilog的testbench比较熟悉，那是因为verilog被设计出来的目的就是为了用于测试使用，也正是因为这样verilog的语法规则才被设计得更像C语 ...; 18075 8 1 9

特权ilove314 2011-3-30 16:24: Cyclone III的LVDS接口注意事项; Cyclone III的LVDS接口注意事项对于Cyclone III器件，handbook中明确提到了以下的一些注意事项： 1. 对于作为LVDS传输 ...; 9224 11 1 12

用户751036 2011-3-29 23:23: XCF01SVOG20C、XCF04SVOG20C、XCF08PVOG48C 、配置芯片参考:筛选; 配置芯片参考:筛选 XCF01SVOG20C、XCF04SVOG20C、XCF08PVOG48C 、XCF16PVOG48C 、XCF32PVOG48C XCF16PFSG48C、XCF32PFSG48C 、XCF32PFSG48C 、XCF12 ...; 807 0 0 0

用户751036 2011-3-29 23:13: CPLD/FPGA提供技术支持EP3C10F256C8N EP1C EP2C EP3C EP4C; EP3C10F256C8N EP1C6T144C8N EP3C16Q240C8N EP3C25Q240C8N EPM570T144C5N EP2C8T144C8N EPM240T100C5N EP2C5F256C7N EP1C3T144C8N EP1C6Q240C8N EP2C5T144 ...; 2272 1 0 1

用户226122 2011-3-29 21:45: FPGA起步说; FPGA设计说难不难，说简单不简单，就和练武一样，学习FPGA需要先大一点基础，就像练武之人也要扎马步一样，基础打好了，才能更好的深入学习。 ...; 2072 7 1 8

用户343265 2011-3-28 15:48: 两区一带的实施成为机器产业集群地; 美国寿力空压机油寿力空压机配件产业的聚集度越来越高，集中了国内外顶尖装备制造企业的“两区一带”，正在成为国际一流的装备制造业生产基地。 ...; 634 0 0 0

用户318962 2011-3-28 10:53: FPGA Editor应用技巧; 工程师在设计过程中，经常需要一定的创造力（你不妨称之为数字管道胶带）才能够保证设计的顺利完成。过去8年时间里，我曾经目睹许多优秀工程师利用这一方 ...; 2009 7 0 7

用户248376 2011-3-28 10:03: NIOS ii spi 作为从口的使用; 在调试NIOS II 的SPI 接口，与网上其他不同的是，此次SPI 接口是作为slave使用，网上大多数资料都是针对master来讲解的，对slave模式都是认为非常简 ...; 4073 10 3 13

用户1460054 2011-3-27 13:34: 第一个Xilinx开发板Virtex-II pro上的fpga例程; 参考链接： http://www.eefocus.com/article/10-03/94417s.html；按照这个教程完成 http://blog.xdnice.com/space-6-do-blog-id-55562.html；采用这里的源程 ...; 2910 8 0 8

特权ilove314 2011-3-26 16:06: 不容忽视的跨时钟域设计; 不容忽视的跨时钟域设计最近挺忙的，也没什么时间打理博客。但是再忙，也应该在适当的时候停下来做一点回顾，过去做过的对的不对的都应该 ...; 4697 12 4 16

用户343254 2011-3-26 14:55: MD652,Euvis选型指南，技术参数; MD622H_Euvis_PDF技术指标.pdf MD622P_Euvis_PDF技术指标.pdf MD651D_Euvis_PDF技术指标.pdf MD652D_Euvis_PDF技术指标.pdf MD653D_Euvis_PDF技术指标.pdf ...; 1676 2 0 2

用户1458878 2011-3-26 14:13: 综合器; FPGA设计流程中，逻辑综合的过程非常重要。由于HDL代码的多样性，逻辑综合的质量对最终设计性能的影响非常大。在.18微米到.15微米的时代，FPGA的 ...; 1507 7 0 7

用户1458878 2011-3-26 13:29: EDIF文件格式; EDIF文件格式简介 2010-07-28 09:27 EDIF是电子设计交换格式（Electronic Design Interchange Format）的英文字头缩写。EDIF综合了多种格式中 ...; 3086 10 0 10

1 ... 275 276 277 278279280 281 282 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条