FPGA和CPLD-可编程逻辑器件-第276页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户347169 2011-4-7 16:13: MC8051核在Spartan-3E Starter Kit 的实现（ZZ）; 见网址 http://blog.ednchina.com/tengjingshu/219308/message.aspx ，很不错的，在SPARTAN-3AN调试完全没问题; 1262 7 1 8

用户347169 2011-4-7 16:10: 用matlab生成查找表输出coe文件给xilinx的Mem IPCore使用（ZZ）; 标签： coe matlab 查找表这是一个coe文件的例子 ; Sample initialization file for a ; 32-bit wide by 16 deep RAM（这是注释 ...; 3922 9 0 9

特权ilove314 2011-4-7 14:38: 妙用硬件消抖; 妙用硬件消抖在特权同学的博文《别忘了随手关上“门”》中卖了个关子，现在就要来讲讲用硬件做消抖的方法，当然其实这个任务并没有太多新意 ...; 5656 10 6 16

ash_riple_768180695 2011-4-6 22:23: 如何在Ubuntu 10.04下安装ScriptSim; ScriptSim通过PLI建立了Verilog与Python的连接，使得用户可以用Python脚本语言创建仿真模型。这些仿真模型利用Python的各种特性，实现复杂的用户交互，使 ...; 4789 15 2 17

用户404775 2011-4-6 16:02: NIOS II uart 应用小结; （1）使用内部集成，在NIOS 的编译选项中System Library 中stdout,stdin,stderr选择配置的串口。 #include stdio.h int main() { while(1) ...; 3202 12 0 12

用户303340 2011-4-6 11:13: verilog学习总结; 学习verilog时间不算短了，可是有些语法错误仍然存在。 0，应用PLL，也要注意遵循实例引用端口之间的规则，输出一定设为wire型，否则仿真时会报错无法load ...; 1708 7 0 7

用户1267625 2011-4-6 11:02: BMP格式图像文件详析; 工具软件：工具软件：Hex Workshop 或 UltraEdit 首先请注意所有的数值在存储上都是按“高位放高位、低位放低位的原则”，如12345678h放在存储器中就是7856 3412 ...; 1330 2 0 2

FPGADeveloper 2011-4-6 10:04: 将Matlab的fdatool生成的Coefficients导出到Altera FIR Megaco; 今天和列位交流一下fdatool和FIR MegaCore的一个使用技巧的问题（和这些软件有关的基本概念不在此赘述）。首先fdatool是Matlab自带的一个数字滤波器的设计分析 ...; 10516 7 5 12

esad0 2011-4-6 06:28: 用CPLD控制PM66语音芯片; 郁闷不知道如何优化，一个简单的接口就用了90多个LE.; 1759 11 0 11

用户1631420 2011-4-5 17:05: 继续前行~; 从洛阳回来有段时间了-0- 。娜姐上次让我传点照片到这里，搞了几次，没搞明白这里空间如何传照片- - 可能在洛阳那段时间工作太忙碌，太浮躁了吧。回 ...; 1556 6 6 12

特权ilove314 2011-4-3 11:57: 国产FPGA助学计划; 国产FPGA助学计划自打去年12月中旬开始接触AgateLogic这家本土FPGA器件制造商，不到四个月的时间，虽然手头上总是多个项目齐头并进，真正 ...; 7234 7 22 29

用户564791 2011-4-2 21:57: 对阻塞赋值与非阻塞赋值的一些理解(原创); 对阻塞赋值与非阻塞赋值的一些理解 1、阻塞赋值操作符用等号(即 = )表示。“阻塞”是指在进程语句（initial和always）中，当前的赋值语句阻断了其后的 ...; 2635 9 0 9

asus119_412419641 2011-4-2 16:19: Modelsim之时序仿真; 利用ModelSim进行时序仿真（门级仿真），可以比较真实地反映出器件的延时情况，不过它也需要相关器件atom库的支持。下面就用分频器实例简要说明一下： 1、在 ...; 2957 11 3 14

特权ilove314 2011-4-2 15:41: 状态机面积优化; 状态机面积优化速度和面积都是FPGA/CPLD设计中非常关键的性能指标。二者之间却往往是此消彼长的关系，尤其在一些速度要求稍低一些的应用中 ...; 3086 6 3 9

asus119_412419641 2011-4-2 09:43: ModelSim之tcl自动化仿真; ModelSim的tcl最大的优势就在于它可以让整个仿真自动运行，免除每次进行各种用户界面控制操作的麻烦。用tcl就可以自动完成建库、映射库到物理目录 ...; 3099 10 2 12

1 ... 272 273 274 275276277 278 279 ... 500 / 500 页下一页

关闭站长推荐

上一条

/4

下一条