FPGA和CPLD-可编程逻辑器件-第272页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

特权ilove314 2011-5-8 13:12: “虚拟”逻辑分析仪SignalTap II; “虚拟”逻辑分析仪SignalTap II Quartus II中集成的SignalTap II在一些高端应用中，尤其是逻辑资源（主要是余量）充足的应用中是非常不错 ...; 5549 10 4 14

wrhwindboy 2011-5-8 10:36: SystemVerilog已在验证领域立稳脚跟; 简单明了的Verilog硬件描述语言是一种纯粹的为IC设计人员开发的语言，它包含用于生成一个综合到门级所需IC网表的所有构件。但是对今天极度复杂的IC设计而言，它 ...; 2761 4 0 4

wrhwindboy 2011-5-8 10:33: SystemVerilog面临之挑战和机会; 随着设计日益复杂、IC产能扩大、费用和风险升高、停滞 (甚至下降) 之工程生产力、及缩减之产品问世时间，IC相关产业目前环聚了各种高阶设计、验证、及 ...; 2205 4 1 5

wrhwindboy 2011-5-8 10:28: 如何成为IC设计高手; 如何成为IC设计高手如何成为IC设计高手？如何提高自己的设计能力？自己的感受是，IC设计不同于一般的板级电子设计，由于流片的投资更大，复杂度更高，系统性更 ...; 1861 5 0 5

wrhwindboy 2011-5-8 10:27: systemverilog学习的一个好网站; http://www.asic-world.com/systemverilog/index.html http://www.synopsys.com/SystemVerilog/; 2179 7 0 7

wrhwindboy 2011-5-8 07:22: FPGA和CPLD基本结构; 一、FPGA的基本结构 FPGA由6部分组成，分别为可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬 ...; 1774 7 0 7

wrhwindboy 2011-5-8 07:19: FIFO depth介绍; One of the most interesting architectural decision in the design project is how to calculate the depth of a FIFO. FIFO is an intermediate logic ...; 2250 8 0 8

wrhwindboy 2011-5-8 07:17: 怎样成为优秀的电子工程师-【强烈推荐】转; 如何成为优秀的电子工程师，我想这个问题应该是每个从事这个行业的人都很想知道答案的吧。我用自己20年的经验简单谈谈吧。首先，要不断充实自己，不断 ...; 1367 7 0 7

用户324036 2011-5-7 15:34: 热通(故风机、空调机、风机盘管)装备招标-www.10jx.com; 热通(故风机、空调机、风机盘管 )设备招标投资金额:600万元所属地域:上海具体内容: 蒙委托替其所需的暖通(新风机、空调机、风机盘管)设备入言海内 ...; 679 0 0 0

用户1292807 2011-5-7 00:01: EDK 中NOR FLASH 烧写总结; 搞了两周，终于可以在EDK的XPS中烧写NOR FLASH了。 NOR FLASH 型号：S29GL512P EDK版本：12.1 主要步骤如下（因时间问题，只简单提及） 1.在XPS中建立包含E ...; 2768 2 0 2

用户1609127 2011-5-6 17:47: 第一章Modelsim 的编译; 第一章Modelsim 的编译 ModelsimAltera 编译的方法一般上有两种，但是对于笔者来说，尤其是新手非常建议就是直接从 QuartusII 调用 ModelsimAltera， ...; 3719 16 1 17

用户1652771 2011-5-5 18:20: 使用Signal Tap II采集到的数据进行Matlab仿真(转); 在使用FPGA进行无线通信或者进行信号处理时，一般按照这样的步骤进行：（1）利用matlab进行浮点算法仿真（2）将matlab浮点算法转换为 ...; 3027 8 0 8

用户291939 2011-5-5 01:33: 基本时序分析方法; 本文由本人原创翻译于ALTERA的官网上Educational_Materials-Digital_Logic-Tutorials-Timing_Analysis_Tutorials下一篇名为Timing Consider ...; 6279 10 2 12

用户1652771 2011-5-4 22:44: 32个优秀CPLD_FPGA论坛(转); 1. OPENCORES.ORG 这里提供非常多，非常好的PLD了内核，8051内核就可以在里面找到。进入后，选择project或者由http//www.opencores.org/browse.cgi/by_cat ...; 2172 10 0 10

用户1292807 2011-5-4 21:46: 烧写FLASH ，EDK 问题; 用EDK12.1的PROGRAM FLASH 工具烧写NOR FLASH(S29GL512P)，一直不成功，提示：unable successfylly query part layout using CFI! 搞了两周了，还没搞定，郁闷 ...; 2755 3 0 3

1 ... 268 269 270 271272273 274 275 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条