FPGA和CPLD-可编程逻辑器件-第273页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

wrhwindboy 2011-4-23 10:29: 静态时序分析（Static Timing Analysis）基础与应用（1）; 前言在制程进入深次微米世代之后，晶片（IC）设计的高复杂度及系统单晶片（SOC）设计方式兴起。此一趋势使得如何确保IC品质成为今日所有设计从业 ...; 1414 7 0 7

wrhwindboy 2011-4-23 10:28: 静态时序分析（Static Timing Analysis）基础与应用（2）; 在这些Boundary Condition定义之后，上述4种Path事实上都可看成是第1种Path（Flip-Flop到Flip-Flop）。也就是说，加上 Boundary Condition后，只要Clock给定，所 ...; 1639 6 0 6

wrhwindboy 2011-4-23 10:26: 约束、时序分析的概念; 很多人询问关于约束、时序分析的问题，比如：如何设置setup，hold时间？如何使用全局时钟和第二全局时钟（长线资源）？如何进行分组约束？如何约束某部分组合逻 ...; 1131 8 0 8

wrhwindboy 2011-4-23 10:24: 分频器的verilog HDL描述; 偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当 ...; 1835 7 0 7

wrhwindboy 2011-4-23 10:23: Verilog HDL语言在FPGA/CPLD开发中的应用; 近30年来，由于微电子学和计算机科学的迅速发展，给EDA(电子设计自动化)行业带来了巨大的变化。特别是进入20世纪90年代后，电子系统已经从电路板级系统集成发 ...; 1225 8 0 8

wrhwindboy 2011-4-23 10:20: Verilog代码优化之case语句; 可综合的verilog是一个，最优化的代码也是一个，所以就想说说这方面的问题，算是自己攒的一点经验分享吧，可能会有所欠缺或者说的不太对，还望EDN的各路高手指 ...; 5755 10 0 10

wrhwindboy 2011-4-23 10:13: Verilog PLI应用简介; PLI是什么？PLI = Verilog Program Language Interface，也称为Verilog PLI。简单来说，PLI提供一种接口，将用户编写的C或C++程序连接到verilog仿真器上，实现v ...; 2281 11 0 11

用户1631420 2011-4-23 01:17: 简单四相步进电机控制（一）; 有段时间没来论坛，没有发帖子了。最近一直忙着写一个四相步进电机控制的代码。参考来自altera的官方应用笔记。先来简单了解下四相步进电机的原理。 ...; 5088 6 0 6

用户320612 2011-4-22 21:56: 俄风投DST试水京东：寻找中国互联网投资缝隙; 　　叶慧珏　　4月18日, 我发发，俄罗斯数字天空技术(DST)大股东之一、俄罗斯富翁Alisher Usmanov透露，在中国电子商务企业京东商城的第三轮15亿美元融资中 ...; 666 2 0 2

特权ilove314 2011-4-22 16:38: 国产FPGA助学进度1——ASOC PCB绘制完成; 国产FPGA助学进度1——ASOC PCB绘制完成虽然国产FPGA助学计划还处于酝酿之中，但是经过各方努力，目前还是很有希望搞下去的。特权同学也是 ...; 4188 6 4 10

用户620417 2011-4-21 23:50: Xilinx 28nm 7系列细节曝光; 继Xilinx正式向外界发布其推出全球首颗28nm制程的Kintex-7后，不久前该公司又首次向外界详细披露了7系列四款芯片Artix-7、Kintex-7、Virtex-7和Zynq的有关细节 ...; 7988 10 0 10

zenghao616_997442595 2011-4-21 09:54: FPGA简易频率计; 最近自己拿FPGA弄了一个简易频率计（verilog）：精度1HZ，可以测试占空比，但是精度只有10%。下面讲解一下，希望对想弄这个的人有一点帮助：我的硬件说明：E ...; 6209 11 2 13

用户248376 2011-4-21 09:01: 还是关于nios ii 下SPI 的问题; 前阵子在用SPI 总线做FPGA 与ARM 通讯，遇到了一个很怪的问题，ARM 作为主机，向FPGA 发送数据的时候，单个字节发送，FPGA 接收正常，连续发送的时候，就会混乱 ...; 4195 17 2 19

特权ilove314 2011-4-19 21:42: 用FPGA的差分输入实现AD转换; 用FPGA的差分输入实现AD转换特权同学也是第一次听到这么新奇的想法，今天的lattice研讨会总算不是白去的，多少是有一点收获。尤其是听说能 ...; 5205 10 2 12

用户351914 2011-4-19 18:07: 奇虎360高市盈率之累：开放平台兜售流量; 　　核心提示：某投行人士表示，庞大的用户量数据和“流量共享”模式，在360公司的上市路演过程中，为其创造了奇迹。　　侯继勇北京报道　　4月7日，刚 ...; 761 3 0 3

1 ... 269 270 271 272273274 275 276 ... 500 / 500 页下一页

关闭站长推荐

上一条

/4

下一条