FPGA和CPLD-可编程逻辑器件-第271页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1318081 2011-4-30 00:31: 采用MAX II的FPGA设计安全性解决方案; attachment download; 1905 9 0 8

用户1318081 2011-4-30 00:23: 英特尔宣布联合Altera打造可编程芯片; Intel周一宣布正在将它的低功耗凌动处理器（Atom processor）与Altera公司的可编程芯片相整合，用于更多医疗设备和其他嵌入式应用。 Intel的处理器是世界80%P ...; 1660 11 0 7

用户1609127 2011-4-29 13:00: modelsim和学习Verilog之间的关系还有笔者的心声; 嗯 ~ 真的真的有一段时间没有写笔记了，用笔者粗糙并且矮小的手指数起来，也有两个月左右的时间呱？在这段时间，笔者的小小世界出现天翻地覆的改变，笔 ...; 5538 14 3 17

特权ilove314 2011-4-29 11:15: 关于MAX II上电和复位的一点讨论; 关于MAX II上电和复位的一点讨论在使用MAX II给用户做替代模块的过程中，出现了一些很诡异的状况，这些状况也往往发生在上电伊始。因此 ...; 4175 8 4 12

用户1500115 2011-4-28 20:09: ise9.1 使用总结; 终于开始编程序了，这里先总结总结我自己遇到的问题，因为问题太多，以后再遇到了没准就忘记怎么解决了。持续更新吧。编号便于查找（1）编dcm时钟控 ...; 5852 5 1 6

用户1631420 2011-4-26 12:24: 简单四相步进电机控制（二）; 接上次，整体设计添加了按键消斗模块，时钟分频模块。先上rtl视图分频的大小决定着电机的速度。分频的周期应大于等于驱动芯片最低转化周期 ...; 3358 9 1 10

用户1318081 2011-4-24 22:25: Altera与西藏大学在今年九月共同成立一个位于世界上海拔最高的 FPGA实验室; 2010年11月4号，北京—— Altera公司 (NASDAQ: ALTR) 今天宣布，Altera在今年九月成为首家外资公司与西藏大学共同成立一个 FPGA实验室。西藏大学位于西藏拉萨 ...; 1861 11 0 8

用户1318081 2011-4-24 22:23: Altera收购Avalon微电子公司，为FPGA和ASIC系列产品拓展通信系统IP; Altera公司(NASDAQ: ALTR)今天宣布收购Avalon微电子有限公司，拓展其FPGA和ASIC产品的应用，该公司在灵活的光传送网(OTN) IP方面处于业界领先地位。收购Avalon后 ...; 1808 10 0 8

用户1318081 2011-4-24 18:14: 光领域创新消除了带宽限制; 您是否展望过，如果不用担心带宽问题，未来会怎样?我们对此进行了规划。我们正在拓展带宽。我们的FPGA在很多宽带数据通路中得到了应用，因此，我们致 ...; 1710 7 0 7

用户1318081 2011-4-23 23:39: Altera突破半导体业界集成电路晶体管记录; Altera公司 (Nasdaq: ALTR)今天宣布，公司在集成电路中封装了有史以来最多的晶体管，在半导体技术上建立了业界里程碑。Altera的28-nm Stratix ? V FPGA 是 ...; 2043 11 0 6

用户1437025 2011-4-23 22:23: PlanAhead User Guide资料分享; 本想上传，可尝试了几次都失败了。需要的兄弟姐妹请留下邮箱，我将尽快发送。哈哈！我的博客就这样开张了！ ...; 588 2 1 3

wrhwindboy 2011-4-23 11:02: ARM处理器启动代码的分析与设计; ARM体系结构目前，ARM系列的通用32位RISC微处理器有ARM７、ARM９、ARM９Ｅ、ARM１０等多个产品，这些处理器可以工作于7种模式下。除User模式以外的其它模式都叫 ...; 1733 7 0 7

wrhwindboy 2011-4-23 10:50: 跨越鸿沟：同步世界中的异步信号; 在 http://www.mcu123.net/bbs/thread-4394-1-3.html 这找的一篇关于clock domain crossing的paper感觉还不错; 1579 4 0 4

wrhwindboy 2011-4-23 10:48: 关于verilog综合-个人小结; 一：基本 Verilog中的变量有线网类型和寄存器类型。线网型变量综合成wire，而寄存器可能综合成WIRE，锁存器和触发器。二：verilog语句结构到门级的映射 1、连 ...; 1553 5 0 5

wrhwindboy 2011-4-23 10:46: 基于FPGA的多种分频设计与实现; 0 引言分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分 ...; 1615 6 0 6

1 ... 267 268 269 270271272 273 274 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条