-
用户303340
2011-3-9 16:08
-
libero 8.5 counter核的应用?
-
最近用到Counter 核。 源代码： module counter ( Data, Enable, Sload, Aclr, Aset, Clock, Q, Tcnt ); Enable使能端，Aclr ...
-
-
用户1292807
2011-3-9 00:06
-
调试FPGA电路板的小总结
-
新的PCB电路板回来后，我们就要开工干活了： 1.用万用表先检查一下空PCB的所有电源和所有分割地是否正常，不正常的话赶紧联系PCB供应商，拿出证据让他们重做， ...
-
-
用户253961
2011-3-8 20:52
-
基于DE1的SRAM测试
-
该测试的功能主要测试DE1的sram驱动,用一个拨码开关设置sram的读和写，当写入sram时，连续的写入，大约60ns写一次，当拨码开关设置成读时，就读出最 ...
-
-
用户253961
2011-3-8 16:31
-
“残忍”的inout
-
最近刚学verilog编程，语法不是很熟，在连续sram驱动时，其数据端口用了inout类型，但是在语法编译时老是出现错误： Error: BIDIR pin "SramData " fee ...
-
-
用户423853
2011-3-8 10:17
-
如何用ultraedit高亮语法显示verilog
-
在wim7下安装了ultraedit，用来编辑verilog时看上去都是灰灰的，于是google了一下，发现只要把一段模板放在wordfile文件里就可以了，但是把模板代码放入ultraed ...
-
-
用户1631420
2011-3-8 09:53
-
直接数字频率合成器
-
也许每一个学习fpga的同鞋 都要去自己做一个dds，怎么说呢，dds算法很简单，用一个频率控制字节在输入时钟驱动下累加，输出，在以这个结果做为 ...
-
-
用户957104
2011-3-7 22:19
-
FPGA设计频率的计算方法
-
我们的设计需要多大容量的芯片？我们的设计能跑多快？这是经常困扰工程师的两个问题。对于前一个问题，我们可能还能先以一个比较大的芯片实现原型，待原型 ...
-
-
用户226122
2011-3-7 22:13
-
FPGA杂聊
-
什么是FPGA，说白了FPGA就是一种芯片，英文翻译为Field Programmable Gate Array，也就是现场可编程门阵列，它可以通过你写的程序改变自身的逻 ...
-
-
用户226122
2011-3-7 21:54
-
Altera Cyclone系列FPGA资源介绍
-
FPGA和单片机一样，是一颗芯片，既然是芯片，就有一些内部资源。 Altera的FPGA最基本的资源是LE，通过查看Cyclone系列FP ...
-
-
用户1292807
2011-3-7 19:28
-
I2C以及串口通信调通了。
-
今天终于把I2C与串口调通了，之前通过飞线分别用STM32的串口以及I2C接口，但出现了问题，STM32通过JTAG一直下载不了程序，检查电路好久也没有发现有错误的地方。 ...
-
-
用户396724
2011-3-7 18:52
-
关于FPGA学习的几个问题
-
作者： 李秋凤，华清远见嵌入式学院FPGA讲师 如何学好FPGA呢，很多人很困惑，多数停留在基础位置徘徊，我就这方面问题给大家谈几点自己的看法。 1. ...
-
-
用户253961
2011-3-7 09:26
-
DE1实践之VGA显示（8bit色彩）
-
理解了VGA显示的原理，其实就是一个时序的驱动而已，比以前玩单片机驱动1602还要轻松很多。因为DE1开发板的RGB并不是三个数字输入，而是12个，其外围电路用了 ...
-
-
用户253961
2011-3-7 09:25
-
第一次使用定制的pll
-
以前总是不懂，需要不同的频率不是很简单么，直接用程序分频就可以了 ，干嘛来个定制宏呢？（实际上是用Mega Wizard Plug）听起来很玄乎。 今天简单用了下 ...
-
-
用户957104
2011-3-6 23:13
-
MAX4940的波形激励系统
-
近期完成了一个小项目，自己感觉很不错，效率挺高的，拿出来和大家分享，希望给刚开始做小项目的人提供一些帮助，整个过程如下： 在接受到任务（在CPLD中产生 ...
-
-
用户957104
2011-3-6 23:06
-
LVDS解码新认识
-
最近我在网上看了一些有关ALTLVDS的应用笔记，对串行传输有了一点认识： 1、LVDS传输时，采样时钟的相位正确保证了并行数据中的每位的正确； 2、在位接受 ...
-
关闭
站长推荐
/3 
