用户1166636的文章-面包板社区

 

文章

首页 我的博文

用户1166636 2011-6-29 11:02: 由于CPLD引脚分配错误导致VC33不能正确读取16c550寄存器; VC33只带了一个串口，已经用在了AD接口上。为了同PC进行通讯，用16c550外扩一个串口。开始调试，CPLD的程序是好久以前写 ...; 3313 5 0 5

用户1166636 2010-3-19 09:54: 2410 spi 与 DSP vc33 serial 的通讯; 转自： http://blog.csdn.net/stargui/archive/2008/05/08/2418367.aspx 2410 spi 与 DSP vc33 serial 的通讯: 因为需要2410 和 vc33通讯，通讯速率要求 ...; 2934 8 0 8

用户1166636 2009-6-15 20:42: 关于MaxII 在多电压系统中的应用; （1）当Vccio=3.3V时，MAX II能够驱动5V TTL电路，因为它在3.3V I/O供电时，输出高电平是2.4V，符合5V TTL器件的电平要求。（2）当MAX II器件的输出接口直接 ...; 4883 7 0 6

用户1166636 2008-5-28 14:43: 贴片电容，SMD贴片电容，无铅贴片电容的如何命名？; SMT: Surface Mounting Technology表面贴装技术 SMT包括表面贴装技术.表面贴装设备,表面元器件.及SMT管理摘自南山半导体有限公司网站贴片电容的命名 ...; 2429 6 0 6

用户1166636 2008-5-28 14:30: 电容精度与常用值; 以下排列顺序为：电容类别允许误差容量范围标称容量系列 (容量单位uF) 1.纸介电容、 ...; 5289 6 0 6

用户1166636 2008-5-28 11:10: 电阻精度与常用阻值; 国家标准规定了电阻的阻值按其精度分为两大系列,分别为E-24系列和E-96系列,E-24系列精度为5%,E-96系列为1%, 在这两种系列之外的电阻为非标电阻,较难采购。下面列 ...; 2960 7 0 7

用户1166636 2008-5-19 16:41: 电容是电压稳压器设计的关键部分(English); Some 99 percent of the "design" problems associated with linear and switching regulators can be traced directly to the improper use of capacitors: wr ...; 4446 5 0 5

用户1166636 2008-5-14 15:09: 仪表运放 RF INTERFERENCE; RF rectification is often a problem when amplifiers are used in applications having strong RF signals. The disturbance can appear as a small dc offset ...; 2264 4 0 4

用户1166636 2008-5-14 15:05: 仪表运放输入偏置电流回路; Input Bias Current Return Path The input bias current of the AD8228 must have a return path to common. When the source, such as a thermocouple, canno ...; 2374 5 0 5

用户1166636 2008-4-18 21:50: 基于FPGA的分布式算法FIR滤波器设计; 转自： http://user.qzone.qq.com/410505504 基于FPGA的分布式算法FIR滤波器设计发表于：2007年12月16日 20时5分28秒阅读( 8 ) 1 ) 特效：本 ...; 1988 6 0 6

用户1166636 2008-4-18 10:26: 如何在SignalTAP II中保留特定节点（verilog和VHDL禁止节点优化）; 转自riple的： http://blog.ednchina.com/riple/2008/1/2.aspx To be an Architect 发表于 2008-1-2 21:50:33 一直以来，都觉 ...; 6136 6 0 6

用户1166636 2008-4-18 10:21: 关于verilog 和VHDL的语句优化问题1; 转自： http://www.edacn.net/bbs/thread-94623-1-1.html 用 verilog 如何描述使quartus 编译不会把加的延时非门（功能上说无用的）优化掉 ...; 3308 5 0 5

用户1166636 2008-4-18 10:17: 开博记录工作; 发现ednchina的blog很好，在此开博，希望能把自己工作中遇到并接觉得问题、工作进度情况及网上搜集的资料在此保留！ mx ...; 1660 5 0 5

关闭站长推荐

上一条

/3

下一条