liangziusb_940932268的文章-第7页-面包板社区

 

文章

liangziusb_940932268 2012-5-11 13:05: USB3.0芯片终于出来了(32)_西桥芯片Benicia简单分析; West Bridge芯片从USB2.0时代就早已有之，如之前的Antioch、Bay、Astoria等系列，早已广泛应用。在USB3.0技术上，可以说CYPRESS公司又一次 ...; 2158 12 0 12

cyusb3014 becinia

liangziusb_940932268 2012-5-11 13:04: Cadence实例之EP3C25F324_Cadence布局布线常见问题详解(7); 1．怎样建立自己的元件库？建立了一个新的project后，画原理图的第一步就是先建立自己所需要的库，所采用的工具就是part developer. 首先在建立一 ...; 1645 12 0 12

cyusb3014开发板 cadence ep3c25f324

liangziusb_940932268 2012-4-13 09:36: SPARTAN-6之内存控制器（5）_时钟管理模块介绍; 最近评估使用了下XILINX最新的Spartan-6 FPGA器件，感觉跟前一代使用比较多的Spartan-3E FPGA器件相比性能有了很大的提高, 如Spartan-6的时钟管理模块就引 ...; 3659 15 0 15

ddr2 mcb mig

liangziusb_940932268 2012-3-24 16:16: SPARTAN-6之内存控制器（4）_内存控制器简介（MCB）; SPARTAN-6系列FPGA最大的亮点就是增加了硬核，包括针对存储器的和PCI-E的，这里仅对内存控制器（Memory Controller Block）作一简单介绍。在S ...; 4629 17 0 17

ddr2 mcb mig spartan-6

liangziusb_940932268 2012-3-24 15:52: SPARTAN-6之内存控制器（3）_SPARTAN-6开发资料汇总; SPARTAN-6的资料已经很多了，现在是学习SPARTAN-6开发的时候了，因为配套的开发板有了，配套的开发资料也有了，其余的只能说是时间的问题了。下 ...; 2329 15 0 15

ddr ddr2 mcb mig

liangziusb_940932268 2012-3-20 17:12: SPARTAN-6之内存控制器（2）_SPARTAN-6开发板SP601; 学习一个新的芯片，最好是从开发板开始。如果仅仅是看一些数据手册、文档资料等内容，想念学习效果并不会很好。幸好XILINX公司为我们 ...; 3393 18 0 18

ddr2 mcb mig

liangziusb_940932268 2012-3-17 20:07: SPARTAN-6之内存控制器（1）_SPARTAN-6简介; SPARTAN-6是XILIN公司X2009年发布的产品，距现在已经有三年了，从学习的角度来看，现在已经是学习这款芯片的时候了。从数据手册，到应用文档及 ...; 3646 13 0 13

ddr mcb

liangziusb_940932268 2012-3-12 08:56: 【博客大赛】Cadence实例之EP3C25F324＿电源部分及其它各功能模块（6）; 　　最近忙着做一大型医疗设备，至少国内还没有做的，估计需要研发三年吧！所以，这个EP3C25的项目确实有些延后了，不过经过年前年后这两个月的思考，可能 ...; 1780 10 0 10

fpga 博客大赛

liangziusb_940932268 2012-2-29 13:43: USB3.0芯片终于出来了(30)_TI的USB3.0的芯片TUSB1310A测试; 近日收到了某公司评测用的10片TUSB1310A，开始对其进行测试。之前写过一篇关于TUSB1310A的文章，觉得与CYPRESS公司的CYUSB3014这棵USB3.0芯片相 ...; 3547 14 2 16

tusb1310a

liangziusb_940932268 2012-2-23 09:40: CY7C68013A开发板编程之22（转帖）_关于68013A SLAVE FIFO模式的传输速度; 理论上，CY7C68013A的在slave FIFO的模式极限值是96 MB/s，这是理想状态。参考文献1： Achieving a Local Transfer Rate of 96MB/s in ...; 3012 13 1 14

usb2.0 68013 fifo slave

liangziusb_940932268 2012-2-23 08:57: CY7C68013A开发板编程之21（转帖）_68013 SLAVE FIFO视频图像采集; 今日终于取得突破性进展，有些话不吐不快！今天终于可以 Slave FIFO 异步发数据，上位机软件能正常接收了。 ...; 3408 17 1 18

68013 fifo slave gpif

liangziusb_940932268 2012-2-21 11:20: FPGA的外部存储器接口DDR2(5)_PLL使用说明(2); 　　PLL共有四种工作模式，只有理解了这四种工作模式的特点，才能在设计中选用恰当的模式，完成自己设计的预期功能。这四种工作模式分别是 ...; 2647 11 0 11

fpga ddr2 pll ep2c20

liangziusb_940932268 2012-2-18 18:39: CY7C68013A开发板编程之19（CY3684开发板，四层板）; 　最近在做最新的一版CYPRESS公司的USB2.0开发板，芯片还是用CY7C68013A，只不过改成了四层板，原理图没有什么变化，主要是由双层板改成了四层板。目的很简单 ...; 5341 17 0 17

usb2.0 fx2lp 68013

liangziusb_940932268 2012-2-18 18:34: FPGA的外部存储器接口DDR2(5)_PLL使用说明; 　　DDR2存储器的时钟频率较高，最低的也有133MHz，如果时钟信号由FPGA提供，那这个时钟信号必须由PLL来提供，这样才能保证时钟信号的性能。 ...; 3224 13 0 13

fpga ddr2 pll

liangziusb_940932268 2012-2-17 09:59: FPGA的外部存储器接口DDR2(5)_PLL使用说明; 　　DDR2存储器的时钟频率较高，最低的也有133MHz，如果时钟信号由FPGA提供，那这个时钟信号必须由PLL来提供，这样才能保证时钟信号的性能。手头上 ...; 2000 12 0 12

fpga ddr2 pll

1 ... 2 3 4 5 678 9 10 11 ... 13 / 13 页下一页

关闭站长推荐

上一条

/3

下一条