用户1845900的文章-面包板社区

 

文章

首页 我的博文

用户1845900 2016-5-20 13:28: 【来点不一样的】Microsemi（原Actel）最新FPGA和开发板介绍; 最近接触到了一款Microsemi（原Actel）的代理商艾懋电子开发的SmartFusion2 Starter Kit开发板，逐渐了解了Microsemi（原Actel）FPGA的一些情况。 Mi ...; 6546 18 26 26

fpga 开发板博客大赛

用户1845900 2015-11-25 11:24: 【博客大赛】FPGA实现实时视频加权均值滤波; 本文设计的是一种加权均值滤波算法，窗口大小是5（列）*1（行），适用于灰度图像实时视频处理，可以有效淡化视频竖条纹。同时为了保持图像的细节，采用如下图 ...; 4235 26 29 30

fpga 博客大赛视频处理

用户1845900 2015-9-7 21:33: 【博客大赛】基于FPGA的串行flash的读写控制（一）----串行flash的管脚、寄存器和操作命令; 1、串行flash简介串行flash是用串行接口进行连续数据存取的小尺寸，低功耗的flash memory。串行flash比并行flash用更少的线从系统中传送数据。 ...; 3228 15 2 17

fpga flash 博客大赛

用户1845900 2015-9-7 21:30: 【博客大赛】基于FPGA的串行flash的读写控制（二）-串行flash操作时序; 1、读操作（25Mhz）该操作支持最高时钟速率为25Mhz的读操作。执行该操作时，芯片内部地址指针自动递增，连续输出从起始地址单元开始的数据，直 ...; 3048 21 1 22

fpga flash 时序博客大赛

用户1845900 2015-9-7 21:28: 【博客大赛】基于FPGA的串行flash的读写控制（三）-串行flash操作的状态机实现; 上两篇都是对串行flash的介绍，我们的主角FPGA还没有登场。大家如果看了前两篇关于串行flash的介绍，这么多的命令，这么多的操作，需要有一根主线把他 ...; 11431 25 59 84

fpga flash 状态机博客大赛

用户1845900 2015-9-1 15:28: Vivado IP core管理-FPGA器件型号变更时的 IP core管理; 在FPGA工程开发和维护的过程中，有可能需要在原有的代码上进行增量开发，但是发现原来选用的FPGA器件资源不够，需要更换器件。对于你自己一行行写的代码都好 ...; 13625 35 0 35

fpga 博客大赛 vivado

用户1845900 2015-9-1 15:25: Vivado IP core管理-Vivado版本升级时的 IP core管理; 在FPGA工程开发和维护的过程中，有可能需要将vivado的旧版本的代码移植到新版本的vivado平台（如果你想逆向操作，个人建议还是下点功夫熟悉下新版本吧，要与 ...; 3823 20 1 21

fpga 博客大赛 vivado

用户1845900 2015-8-4 20:50: AVNET MicroZed开发板(基于ZYNQ-7000)调试笔记(6)-烧写程序; 上一篇我们使用Run configuration的方式运行程序，将代码加载到DDR中进行调试，掉电之后代码就丢失了。作为产品的话，需要把代码烧写到flash中，进行上 ...; 3900 12 0 12

fpga 博客大赛 soc zynq

用户1845900 2015-8-4 20:42: AVNET MicroZed开发板(基于ZYNQ-7000)调试笔记(5)-调试简单程序; 上一篇我们搭建基于ARM的硬件和BSP环境，下面我们跑一个最简单的HelloWorld的程序，作为流程的简单示范。首先打开SDK，打开上次的Workspace， ...; 1544 19 0 19

fpga 博客大赛 soc zynq

用户1845900 2015-8-4 16:00: AVNET MicroZed开发板(基于ZYNQ-7000)调试笔记(4)-搭建硬件和BSP环境; 上一篇我们配置了ARM核的IP，下面就要搭建基于ARM的硬件开发环境，能在ARM编写和调试程序，需要将IP中的硬件信息导入到SDK开发套件中。打开 ...; 2308 14 0 14

fpga 博客大赛 soc zynq

用户1845900 2015-7-28 20:41: AVNET MicroZed开发板(基于ZYNQ-7000)调试笔记(3)-配置IP; 上一篇我们建立了一个空的工程，Xilinx通过IP把子系统集成到工程中，并且使用block design的方式。打开上次建立的工程，在左边IP Integra ...; 1323 16 0 16

fpga 博客大赛 soc zynq

用户1845900 2015-7-28 20:30: AVNET MicroZed开发板(基于ZYNQ-7000)调试笔记(2)-Vivado中建立工程; 建议使用Vivado而不是ISE调试MicrZed开发环境吗，因为随着器件按规模的急剧增大，并伴随SoC设计的增加，使用Vivado全新的布局布线算法，效率会提高很多 ...; 1542 15 0 15

fpga 博客大赛 soc zynq

用户1845900 2015-7-28 20:26: AVNET MicroZed开发板(基于ZYNQ-7000)调试笔记(1)-开发板介绍; 随着技术的发展和融合，SoC设计在FPGA上应用的越来越广泛。作为FPGA工程师，不能仅限于逻辑的开发，最起码要熟悉FPGA逻辑与内嵌ARM之间的开发流程，与 ...; 2256 8 0 8

fpga 博客大赛 soc zynq

用户1845900 2015-7-20 16:44: 学习笔记-Xilinx AXI4总线; 1、什么是AXI AXI（Advanced eXtensible Interface）是一种总协议，该协议的第一个版本AXI3是ARM公司提出的AMBA（Advanced Microcontroller Bus A ...; 3169 16 0 16

fpga 博客大赛 axi4

关闭站长推荐

上一条

/5

下一条