资料
  • 资料
  • 专题
  • 所需E币:3
    下载:0
    大小:25KB
    时间:2020.01.10
    上传者:二不过三
    高速板4层以上布线总结高速板4层以上布线总结[shrleo][pic][pic]1、3点以上连线,尽量让线依次通过各点,便于测试,线长尽量短,如下图(按前一种):2、引脚之间尽量不要放线,特别是集成电
  • 所需E币:3
    下载:0
    大小:24.96KB
    时间:2020.01.06
    上传者:givh79_163.com
    ……
  • 所需E币:3
    下载:0
    大小:23.91KB
    时间:2020.01.06
    上传者:rdg1993
    PCB焊盘设计……
  • 所需E币:3
    下载:0
    大小:23.5KB
    时间:2020.03.27
    上传者:wsu_w_hotmail.com
    PCB布局PCB设计流程--Protel99SE一般PCB基本设计流程如下:前期准备->PCB结构设计->PCB布局->布线->布线优化和丝印->网络和DRC检查和结构检查->制版。一:前期准备。这包
  • 所需E币:3
    下载:0
    大小:23.5KB
    时间:2020.01.06
    上传者:238112554_qq
    PCB目检检验规范……
  • 所需E币:3
    下载:0
    大小:22.78KB
    时间:2020.01.06
    上传者:givh79_163.com
    ……
  • 所需E币:3
    下载:0
    大小:22.68KB
    时间:2020.03.27
    上传者:wsu_w_hotmail.com
    PCB焊盘设计……
  • 所需E币:3
    下载:0
    大小:21.5KB
    时间:2020.02.11
    上传者:二不过三
    PCB绘图总结PCB绘图总结1,布局/布线,对电气性能的影响经常都会从有关电子的书中看到这样的说法“数字地线与模拟地线要分开”。布过板的人都知道,这在实际操作上有一定的难度。要布出更好的板,首先您得对
  • 所需E币:3
    下载:0
    大小:21.39KB
    时间:2020.01.06
    上传者:微风DS
    ……
  • 所需E币:3
    下载:0
    大小:21.38KB
    时间:2020.04.02
    上传者:二不过三
    DIYmsp430Jtagepcb……
  • 所需E币:3
    下载:0
    大小:21.34KB
    时间:2020.03.16
    上传者:二不过三
    PowerPCB设计规范-新手适用PowerPCB电路板设计规范1概述本文档的目的在于说明使用PADS的印制板设计软件PowerPCB进行印制板设计的流程和一些注意事项为一个工作组的设计人员提供设计规
  • 所需E币:3
    下载:0
    大小:21.16KB
    时间:2020.01.15
    上传者:2iot
    xilinxJTAG下载线SCH和PCB……
  • 所需E币:3
    下载:0
    大小:21KB
    时间:2020.01.06
    上传者:2iot
    一般PCB基本设计流程如下:前期准备->PCB结构设计->PCB布局->布线->布线优化和丝印->网络和DRC检查和结构检查->制版。……
  • 所需E币:3
    下载:0
    大小:20.74KB
    时间:2020.01.06
    上传者:微风DS
    高速PCB设计指南第7篇-PCB互连设计过程中最大程度降低RF效应的基本方法……
  • 所需E币:3
    下载:0
    大小:20.61KB
    时间:2020.01.07
    上传者:wsu_w_hotmail.com
    PCB+Navigator在OrCAD与PowerPCB间的应用说明……
  • 所需E币:3
    下载:0
    大小:20.61KB
    时间:2020.01.07
    上传者:16245458_qq.com
    PCB+Navigator在OrCAD与PowerPCB间的应用说明(1)……
  • 所需E币:3
    下载:0
    大小:20.5KB
    时间:2020.03.16
    上传者:rdg1993
    PCB蛇形走线原因PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时,蛇形走线的主要作用是补偿“同一组相关”信号线中延时较小的部分,这些部分通常是没有或比其它信号少通过另外的逻辑处理;