帖子
  • 帖子
  • 博文
资料
  • 资料
  • 专题
热门搜索： python HarmonyOS 嵌入式 电源 C语言 华为 电子竞赛 单片机 PCB
技术类别：
资料属性：
消耗E币：
  • 技术类别
  • 资料属性
  • 消耗E币
  • DC好资料（绝对好！！！！）
    所需E币：4
    下载：0
    大小：566.98KB
    时间：2020.02.17
    上传者：2iot
    DC好资料（绝对好！！！！）,SynopsysDesignCompiler使用……
    synopsys Design compiler
  • Synopsys ptpx training 资料
    所需E币：5
    下载：0
    大小：1.29MB
    时间：2020.02.17
    上传者：978461154_qq
    ptpx_training_2007PrimeTimePXJumpstartTrainingPredictableSuccessAgendaIntroductionBasicpowermodeling
    training
  • IC 可靠性测试项目
    所需E币：4
    下载：1
    大小：84KB
    时间：2020.02.17
    上传者：二不过三
    IC可靠性测试项目IC产品的质量与可靠性测试(ICQuality&ReliabilityTest)质量（Quality）和可靠性（Reliability）在一定程度上可以说是IC产品的生命，好的品质，
    可靠 性测 试项
  • CMOS RF Front-End IC
    所需E币：4
    下载：0
    大小：1.35MB
    时间：2020.02.17
    上传者：wsu_w_hotmail.com
    CMOSRFFront-EndICA1GHzCMOSRFFront-EndICwithWideDynamicRangeA.RofougaranJ.Y-C.ChangM.RofougaranS.Khor
    front-end
  • LM3S800微控制器数据手册
    所需E币：3
    下载：0
    大小：1.55MB
    时间：2020.02.17
    上传者：quw431979_163.com
    LM3S800微控制器数据手册,LM3S800_ds_cn……
    lm3s800
  • cadence allegro培训教程
    所需E币：3
    下载：0
    大小：3.05MB
    时间：2020.02.17
    上传者：rdg1993
    cadenceallegrotrainingLesson1-CustomizingPCBEditorYouwill:Reviewthecoursedirectorystructureandgetinf
    cadence allegro training
  • 给大家共享个PrimeTime workshop
    所需E币：4
    下载：0
    大小：919.28KB
    时间：2020.02.17
    上传者：二不过三
    给大家共享个PrimeTimeworkshop,PT_workshop_1……
    workshop
  • 一个简化cpu的verilog代码,可直接仿真
    所需E币：3
    下载：0
    大小：2.36KB
    时间：2020.02.17
    上传者：wsu_w_hotmail.com
    一个简化cpu的verilog代码,可直接仿真,verilog_cpu……
    verilog
  • Very good RTL coding style gui...
    所需E币：5
    下载：0
    大小：2.61MB
    时间：2020.02.17
    上传者：978461154_qq
    RTLDesignStyleGuideforVerilog-V1Chapter3RTLDesignMethodologyChapter3RTLDesignMethodologyThischapteri
    Design style guide
  • IC元器件封装 尺寸 大全
    所需E币：3
    下载：1
    大小：2.33MB
    时间：2020.02.17
    上传者：16245458_qq.com
    IC元器件封装尺寸大全,元器件封装大全……
    元器 件封 装大
  • 元器件参数说明 文档
    所需E币：4
    下载：0
    大小：67.5KB
    时间：2020.02.17
    上传者：rdg1993
    器件参数说明……
    器件 参数 说明
  • 免费 系统时序基础理论sys_fpga
    所需E币：0
    下载：5
    大小：322.83KB
    时间：2020.02.17
    上传者：16245458_qq.com
    免费系统时序基础理论sys_fpga,系统时序基础理论sys_fpga……
    系统 时序 基础
  • [Synopsys DC Training]Basic.Ch...
    所需E币：4
    下载：0
    大小：1.91MB
    时间：2020.02.17
    上传者：微风DS
    [SynopsysDCTraining]Basic.Ch...,[Synopsys]Basic……
    synopsys BASIC
  • 出绝招了----TSMC Reference Design ...
    所需E币：5
    下载：0
    大小：124.89KB
    时间：2020.02.17
    上传者：wsu_w_hotmail.com
    TSMC_3_0_Design_flow_diagramTSMCHierarchicalDesignFlowDiagramTSMCHierarchicalDesignFlowDiagram/TSMCR
    Design diagram
  • 数字滤波器＆Matlab
    所需E币：3
    下载：0
    大小：471.98KB
    时间：2020.02.17
    上传者：978461154_qq
    FIR数字滤波器的MATLAB设计!""#年!第$%卷"第&期信息技术甘肃科技纵横!"#数字滤波器的$+&’+(设计武晓春!兰州交通大学信息与电气工程学院#甘肃兰州摘要!简述了!"#数字滤波器的特点和
    数字 滤波 器的
  • Cadence-IC设计流程－
    所需E币：4
    下载：1
    大小：1.93MB
    时间：2020.02.17
    上传者：quw431979_163.com
    ICDesignFlow-MarkDigitalICDesignFlowDemoDesignInformationStandardcells:20KgateMemoryblocks:RAM128x16
    Design
  • TTL 和 CMOS 电平比较总结
    所需E币：3
    下载：0
    大小：86.05KB
    时间：2020.02.17
    上传者：238112554_qq
    TTL和CMOS电平总结TTL和CMOS电平总结TTL电平：输出高电平〉2.4V平是0.2V。2006-04-0921:48:11输出低电平〈0.4V在室温下，一般输出高电平是3.5V输出低电输入高电
    电平 总结
1 ...474475476477478479480481... 500下一页
上传