原创 【博客大赛】ALTERA所见即所得原语结构开篇

2013-12-8 11:13 3341 21 23 分类: FPGA/CPLD 文集: 所见即所得(WYSIWSG)

WYSIWYG,所见即所得,即What you see is what you get的缩写。最近在altera的英文论坛跟人交流TDC设计心得,觉得对于FPGA的底层结构能了解还是尽量了解。论坛中设计基于FPGA的TDC的同仁分享了一篇Cyclone II的LE所见即所得文档,觉得对笔者理解之前设计fpga-tdc过程遇到的一些疑惑还是很有帮助的。

 

这些所谓的所见即所得原语虽然大部分内容在器件的handbook里能找到,但是一些关键性的细节就是如此庞大的器件手册有时候也是不会提供给客户的,反而是这些老掉牙的WYSIWYG文档里有详细的介绍。

 

举个很简单的例子,设计fpga-tdc的时候我非常怀疑这个LE或者ALM的输入端口有一个“取反”的模块,但是你所能查到所有的LE或者ALM资料或者直接从Quartus II软件的chipplanner查看都看不到这个相应的“取反”结构。而在这些WYSIWYG文档里我找到了明确的答案,即大部分原语输入端口都有一个可编程(programmable)取反器。

 

更重要的是,很好的理解了这些底层的基本单元,对于以后更好地设计FPGA非常有帮助的。

 

后面计划分批整理以及翻译这些所见即所得文档,由于首先拿到的是Cyclon II的LE,所以后续文档都以这个文档为基础,因为通过快速浏览发现这类文档都是相同结构,而且同一系列器件内容雷同。比如其实CycloneII是在Stratix/Cyclone基础上编写;而Stratix III又是在Stratix II基础上编写,因为同一系列大部分原语(primitive)基本相同,我整理的时候每一个系列只整理一个详细的,然后雷同的只做差异比较即可。

PARTNER CONTENT

文章评论2条评论)

登录后参与讨论

coyoo 2015-7-15 08:51

应该是有的,我也不是从官网下载的,是从别人的博客里偶然看到的;而且这个资料只更新到III系列。

用户1605975 2015-7-14 23:12

ALTERA有公开这种文档吗,网站上搜不到
相关推荐阅读
coyoo 2024-12-25 14:13
ALTERA Cyclone 10器件的使用-8:特定的上电顺序
概述 Intel 要求用户为其10代FPGA器件使用特定的上电和掉电顺序,这就要求用户在进行FPGA硬件设计的时候必须选择恰当的FPGA供电方案,并合理控制完整的供电上电顺序。经过在Cyclone 1...
coyoo 2024-12-22 11:46
AD9218子板在新处理板上表现的问题
概述 新的数据处理板融合了数字和数据处理功能模块,计划采用ADI的4通道串行ADC芯片代替之前的并行ADC。由于初次使用,所以初次设计时预留了AD9218的子板的插槽。 在调试AD9633功能的同时并...
coyoo 2024-12-14 17:15
在Cyclone 10 GX器件上实现高精度TDC探索
概述 Cyclone 10 GX器件的ALM结构与Cyclone V类似,所以在Cyclone 10 GX器件上实现TDC功能理论上是可以完全参考甚至移植自Cyclone V系列的成功案例。但是,现实...
coyoo 2024-12-10 13:28
Cyclone V GX FPGA设计TDC的优化问题
概述 通过前面的研究学习,已经可以在CycloneVGX器件中成功实现完整的TDC(或者说完整的TDL,即延时线),测试结果也比较满足,解决了超大BIN尺寸以及大量0尺寸BIN的问题,但是还是存在一些...
coyoo 2024-12-03 12:20
比较器检测模拟脉冲说明(四)
概述 说明(三)探讨的是比较器一般带有滞回(Hysteresis)功能,为了解决输入信号转换速率不够的问题。前文还提到,即便使能滞回(Hysteresis)功能,还是无法解决SiPM读出测试系统需要解...
coyoo 2024-11-16 13:54
不同ADC采样同一前端模拟信号时转换用时差异分析
概述 同一组前端模拟信号接入由不同型号ADC组成的模数转换电路时,采样后在FPGA中发现采样用时差异较大。本文主要分析这个时间差异形成的原因,并记录该差异产生对系统造成的影响。系统数字化简介 项目前端...
EE直播间
更多
我要评论
2
21
关闭 站长推荐上一条 /3 下一条