-
用户578313
2010-9-30 07:35
-
sdram文章精华
-
（ 作者： 刘洪涛， 华清远见嵌入式学院 讲师。 ） SDRAM的工作原理、控制时序、及相关控制器的配置方法一直是嵌入式系统学习、开发过程中的一个难点 ...
-
-
用户578313
2010-9-29 23:59
-
做FPGA以来的第一个个项目
-
算算时间，学FPGA已经有三个月了，对FPGA的设计有了基本的了解，但下一步的工作不知道该怎么做。加上学校的电子设计大赛培训，看别人都在搞单片机 ...
-
-
forrest
2010-9-29 22:56
-
有关FPGA设计的20个小贴士
-
1、状态机的问题，尽量不要写出太大的状态机，宁愿用一些小型的状态机来相互关联。 2、推荐大家使用timequest来做时序约束，好处是，它可能对你的时序约束和 ...
-
-
用户940680
2010-9-28 17:20
-
基于Verilog简易UART的FPGA/CPLD实现
-
测试平台：MACHXO640 可编程语言：Verilog 随机测试：是 波特率：9600 误码率：1%oooooo 目标：在xo640上实现一个简单的Uart，能够解析串口数据，并在寄存器 ...
-
-
用户1132151
2010-9-28 16:09
-
VHDL编码方式对综合质量的影响
-
VHDL语言支持全部的仿真功能，但并不是全部可综合的。VHDL程序的许多硬件描述和仿真结构没有对应的数字电路来实现，还有些描述在理论上可以映射为对应的数字电 ...
-
-
用户1027597
2010-9-27 09:37
-
新书上市-赠书热抢:-SystemVerilog与功能验证
-
赠书热抢计划 http://www.edaunion.com/bbs/viewthread.php? TI d=1126page=1extra=page%3D1 为了让更多读者了解SystemVerilog在验证方面的 ...
-
-
特权ilove314
2010-9-27 09:23
-
特权和你一起学NIOS2 第二章
-
第二章 开发流程 上一章聊完了SOPC，侃完了NIOS2，可能读者就要问了，又是SOPC又是NIOS2的，说白了不就是一个硬件一个软件吗。是不是该给 ...
-
-
用户1501504
2010-9-26 23:26
-
基于EPM240的电子表终于完成了
-
终于把电子表基本做成功了，24小时计时显示、闹钟设定、蜂鸣、关闭等功能在一片240上都实现了 ，不过功能上还有一点缺憾，现在闹钟在响铃时一旦被按下，还需按 ...
-
-
用户578313
2010-9-26 16:51
-
moddelsim仿真学习笔记
-
对于Altera的设计有三个阶段的仿真。 一 ：纯粹的功能仿真； 二 ：综合后的功能仿真； 三 ：布局布线后的功能仿真。 一 ：进行功能仿真需要的输入文 ...
-
-
ash_riple_768180695
2010-9-26 16:02
-
半导体工艺文章汇总
-
Architecture Mon May 31 2010 02:18:51 GMT-0700 (Pacific Daylight Time) Design challenges in DRL Tue Mar 02 2010 13:31:52 GMT+0800 (China Stand ...
-
-
用户245173
2010-9-25 13:59
-
时序图的认识
-
1.处理器68000对存储器存取需要至少八个状态，从STATE0到STATE7 微处理器需要一个时钟，提供同步脉冲来控制其内部运作 储存器的访问开始于状态S0和状态S ...
-
-
用户325605
2010-9-25 10:28
-
减速机主要部位原因
-
减速机主要部位原因 新闻来源：http://www.shfumai.com 减速机 主要部位原因，由于个别减速机的观察孔采用的是塑料 ...
-
-
特权ilove314
2010-9-24 16:19
-
特权和你一起学NIOS2 第一章
-
第一章 海阔天空聊概念 虽然这个教程的大标题美名其曰“特权和你一起学NIOS2”，但是更确切的说应该称之为“特权和你一起学SOPC”。之所 ...
-
-
FPGADeveloper
2010-9-24 15:14
-
【转】如何学习FPGA Verilog 学Quartus II+Verilog三步走
-
**************************************************************** 入门篇: (秋干勿燥,冬去春来) ****************************************************** ...
-
-
FPGADeveloper
2010-9-24 12:24
-
FPGA 边沿检测模块
-
最近在弄了个模块，先贴上 module JCY(clk,din,rst_n,falling,raising,double); input clk; input rst_n; input din; output falling;//下降沿 output r ...
-
关闭
站长推荐
/3 
