FPGA/CPLD
首页 FPGA/CPLD
fuxiao123_401762695 2010-4-12 10:38
关于modelsim的使用
由于modelsim命令模式查看波形不方便,所以我们在仿真结束后查看波形进行查看,就需要存储波形。下面是网上的一点东西,给我的仿真带来了方便。 VCD system task ...
用户258139 2010-4-12 09:49
HYDAC变送器EDS348 压力传感器EDS 1791
厦门鑫诺斯自动化科技有限公司 联系方式 --------------------------------- 联系人:黄秀平 电话:+86-592-5556027  13400745095 传真:+86-592-5556572 ...
fuxiao123_401762695 2010-4-12 09:23
IEEE中所有关于Verilog的标准
1.   IEEE standard hardware description language based on the Verilog(R) hardware description language 14 Oct. 1996 Summary:  ...
fuxiao123_401762695 2010-4-12 09:19
IEEE中所有关于Verilog的标准
1.   IEEE standard hardware description language based on the Verilog(R) hardware description language 14 Oct. 1996 Summary:  ...
fuxiao123_401762695 2010-4-12 09:16
IEEE中所有关于Verilog的标准
1.   IEEE standard hardware description language based on the Verilog(R) hardware description language 14 Oct. 1996 Summary:  The ...
用户1591911 2010-4-11 20:00
Quartus中仿真时出现no simulation input file assignment s
        no simulation input file assignment specify         翻译成中文就是仿真文件没有被指定,要仿真的话先要建一个仿真文件: file ...
fuxiao123_401762695 2010-4-11 18:31
modelsim用不了原来有这问题
装了modelsim之后每次运行都是license,试了各种方法都不行。后来才发现,竟然是modelsim和solidworks冲突,把solidworks的东西删除干净就好了。 ...
fuxiao123_401762695 2010-4-11 18:31
终于会在quartus里面使用synplify pro进行综合了
需要这么设置一下
fuxiao123_401762695 2010-4-11 18:30
同步和异步
同步逻辑和异步逻辑之间的区别:同步逻辑是时钟之间有固定的因果关系,异步逻辑是时钟之间没有固定的因果关系。异步电路主要是组合逻辑电路,用于产生地址译码 ...
fuxiao123_401762695 2010-4-11 18:30
ISE文件类型说明
在使用ISE进行设计的过程中,会在你的工程目录中生成好多类型的文件,这些文件是什么文件呢?通过自己和网上朋友的经验对ISE的文件类型做一下小小总结: ...
fuxiao123_401762695 2010-4-11 18:27
为中国工程师简化FPGA设计已成离弦之箭
不像欧美等地区 40% 的 IC 设计工程师具备 FPGA 设计的知识和经验,中国的设计工程师只有约 10% 的工程师具备相关知识和经验。主要原因除了 FPGA ...
fuxiao123_401762695 2010-4-11 18:27
关于Verilog HDL的学习
1. 首先讲一下为什么需要学习硬件描述语言(Hardware Description Language,HDL)     硬件描述语言是一种形式化方法描述数字电路和系统的语言 ...
用户371367 2010-4-10 19:49
高速异步FIFO的设计与实现
技术分类: 可编程器件   | 2010-04-06 微计算机信息 许庆功    引言   现代集成电路芯片中,随着设计规模的不断扩大.一个系统中往往含有数 ...
用户1532875 2010-4-10 14:58
国产化的反思
        近来在调试一个项目的时候,发现了原来的下载工具竟然在下载的时候出现了问题,开始的时候以为是板子的问题,于是又重新焊接了一个新的板子,没 ...
用户531580 2010-4-10 11:32
XILINX IP核定制ROM
        FPGA内部有BLOCK RAM和分布式RAM,这些资源都可以作为ROM(ROM只是有初始值的RAM,而且该初始值不能改变)。有些低端的FPGA可能没有BLOCK RAM。本 ...
关闭 站长推荐上一条 /3 下一条