FPGA/CPLD
首页 FPGA/CPLD
用户1399328 2010-4-4 10:24
精益求精之 Avalon
这个介绍Avalon总线(Avalon美眉和Avalon ST)的很有意思的文章,相信大家看起来不会觉得沉闷。
用户268578 2010-4-3 19:55
情系西南灾区 海南各界纷纷捐款出力
4月2日下午,海南省妇联向海南全省各界妇女组织发出情系灾区爱心捐款活动通知,并举办了首场捐款活动。     4月2日下午,海南省妇联机关及下属单位干部职 ...
用户268578 2010-4-3 19:54
“两个暂停”松绑次日 海南乐东用地挂牌遇冷
在“两个暂停”松绑次日,海南省土地交易市场悄显活跃。4月2日上午海南省乐东县又将位于尖峰岭的三宗用地进行捆绑后整体挂牌出让,然而截至到4月2日下午17时记者 ...
用户1566655 2010-4-3 11:20
用SignalTapII测量时钟频率
用 SignalTapII 测量时钟频率 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" /   昨日写了一个 ...
用户1358083 2010-4-2 17:38
FPGA网络培训第三讲至七讲
FPGA 网络培训第三讲: FPGA/CPLD 及单片机的编程 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / ...
用户1542249 2010-4-2 17:09
由QSF生成SDC
来源: http://blog.ednchina.com/riple/138886/message.aspx QSF是Quartus Settings File的缩写,包含了一个Quartus工程的所有约束,包括工程信息、器件信 ...
用户271775 2010-4-2 11:56
北京大范围领导干部调整已经涉及300余人
今年前两月,北京已任免94名领导干部,昨日(31日),北京市政府办公厅第六期政府公报公示了另27名领导干部的任免安排,其中多人来自基层。原市科委主任马林,已 ...
用户1318081 2010-4-1 23:40
FPGA监控应用解决方案(Altera和Apical)
Altera公司 和Apical有限公司宣布,为视频监控摄像机提供世界上第一个高清晰宽动态范围(WDR) CMOS图像传感器处理解决方案。在内华达洲拉斯维加斯3月24号到26号 ...
用户606004 2010-4-1 22:30
Xilinx ram 使用笔记
写优先 输入数据同时写进存储器和驱动出书到数据输出端。 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" /   ...
用户1542249 2010-4-1 21:36
可综合的Verilog FIFO模块设计及源码
This example describes a synthesizable implementation of a FIFO. The FIFO depth and FIFO width in bits can be modified by simply changing the value o ...
用户1542249 2010-4-1 17:06
同一个always中不要对同一个变量赋值
在同一个变量中,不要对同一个变量赋值,如果对同一变量多次赋值,那么它只执行最后一次赋值操作。 module test(clk,datain,dataout); input clk; input ...
用户247615 2010-3-31 23:55
HAL的不同方式访问字符器件的空间开销简单比较.(Nios II)
Unix类型   #include "system.h" #include "fcntl.h" #include "unistd.h" int main(void) {   int fd; // file descriptor   char msg ...
用户248219 2010-3-31 23:55
一种交织器和解交织器的FPGA电路实现(图)
织和解交织是组合信道纠错系统的一个重要环节,交织器和解交织器的实现方法有多种。本文利用 Altera公司开发的Quartus软件平台和仿真环境,设计一种交织器和解 ...
用户1630283 2010-3-31 00:16
【转载】有关NIOS里用到SDRAM相移的计算
如何连接Nios II和SDRAM SDRAM和Nios II连接的典型电路框图如下图所示。SDRAM和System使用同一个PLL输出时钟,可以保证System Clock和SDRAM Clock的相对 ...
用户539895 2010-3-30 22:57
如何处理不用的输入端
我们在做数字设计实验 的时候,有些逻辑门的输入端并不是全部被使用的。例如我们设计的电路需要3个输入的与非门,但是手里只有4输入与非门可用。这时你会怎么 ...
EE直播间
更多
关闭 站长推荐上一条 /3 下一条