FPGA/CPLD
首页 FPGA/CPLD
用户1623314 2010-4-17 11:13
FPGA 学习心得
    回想起自己学 FPGA ,已经有一段时间了,从开始的茫然,到后来的疯狂看书,设计开发板,调电路,练习各种 FPGA 实例,到最后能独立完成项目 ...
用户1623314 2010-4-17 11:11
PIO函数
以下均来自ALTERA 《9. PIO Core》V9.0的datasheet。 建议 多多阅读官方文档。 1.几个示例       (1)控制 LED S。       (2)获得来自外部的开关信息 ...
用户1623314 2010-4-17 11:09
1602显示程序
// LCD_Driver.v //功能简述:在1602液晶模块上显示字符串,其中第一行显示“Welcome To ZLG”, //                            ...
用户1540202 2010-4-17 10:29
Picoblaze 与ISE入门(引用)
前几天写的博客不知道为什么编辑了一次就没有了,好郁闷阿!只好再从新写过了。 这段时间看了 Xilinx 的 sparten3E ,熟悉了一下利用 ISE 做工程,刚开始学起 ...
用户257393 2010-4-17 09:28
FPGA设计流程(转)
1.设计输入 1)设计的行为或结构描述。 2)典型文本输入工具有UltraEdit-32和Editplus.exe.。 3)典型图形化输入工具-Mentor的Renoir。 4)我认为UltraEdit-32最佳。 ...
特权ilove314 2010-4-16 22:43
都是IO弱上拉惹的祸
都是 IO 弱上拉惹的祸          开发的一款液晶驱动器,接收 MCU 过来的指令和数据进行图像显示。使用了一片可编程(带使能和 PW ...
用户257393 2010-4-16 18:57
学习记录(二)
学习记录(二) 发表于 2007-11-22 21:45:09 1,端口定义,除了要声明输入,输出还是双向端口外,还要声明其数据类型,是WIRE还是REG,,如果 ...
用户257393 2010-4-16 18:57
关于建立时间、保持时间的讨论
时钟周期为T,触发器D1的时钟沿到来到触发器Q变化的时间Tco(CLK--Q)最大为T1max,最小为T1min,逻辑组合电路的延迟时间最大为T2max,最小为T2min,问触发器D2的 ...
用户267791 2010-4-16 12:31
交通管理器设计
综合训练 - 交通管理器设计 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 题目:甲、乙道路交替通 ...
用户113770 2010-4-16 08:11
IT人应具备的职业素质(转)
IT人应具备的职业素质 作一个真正合格的程序员,或者说就是可以真正合格完成一些代码工作的程序员,应该具有的素质。    1:团队精神和协作能力   这是程 ...
用户267791 2010-4-15 23:46
8路彩灯控制器
8 路彩灯控制器      设计一个 8 路彩灯控制器,要求实现如下花样: ( 1 )从左到右逐个亮,从右到左逐个灭; ( 2 ) ...
用户267791 2010-4-15 23:44
分频、计数、译码
使用Verilog语言文本输入方式设计 【 FPGA 实验】 1:设计一个二分频器; 文本文件: module half_clk(clk_in,clk_out); input clk_in; output clk_out; reg c ...
用户267791 2010-4-15 23:43
20分频、序列检测
20 分频器   题目:做一个 20 分频器,输入 clk   reset  输出 out 要求: clk 如果频率为 10M 的话, out 输出频率为 500k , ...
用户268048 2010-4-15 17:32
转载一篇FPGA学习历程以激励斗志
转载: http://blog.ednchina.com/chactor/181287/message.aspx         回想起自己学 FPGA ,已经有一段时间了,从开始的茫然,到后来 ...
用户268048 2010-4-15 17:31
QuartusII 文件后缀
QuartusII 文件后缀  ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / .v    ------------------ verilog ...
关闭 站长推荐上一条 /3 下一条