FPGA和CPLD-可编程逻辑器件-第366页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户257393 2010-4-17 21:20: ARM、DSP及FPGA的技术特点和区别; ARM（Advanced RISC Machines）是微处理器行业的一家知名企业，设计了大量高性能、廉价、耗能低的RISC处理器、相关技术及软件。ARM架构是面向低预算市场设计的 ...; 1202 2 0 2

用户257393 2010-4-17 17:16: QuartusII警告信息大解析(zz); 转载论坛 feihudiao 的帖子。:) 原文链接 http://www.edacn.net/bbs/thread-98633-1-1.html ********************************************* ...; 1211 6 0 6

用户257393 2010-4-17 16:27: LVDS技术原理和设计简; 作者：南京中兴通讯研究所（210002）张健南京邮电学院(210003) 吴晓冰来源：《电子技术应用》 ...; 1156 3 0 3

用户268048 2010-4-17 13:19: Verilog HDL学习笔记（1）; Verilog HDL 学习笔记（ 1 ）基本语法 ************************************ ? 系统级 (system):用高级语言结构实现设计模块的外部性能的 ...; 2022 0 0 0

用户1623314 2010-4-17 11:15: FPGA学习一~~数码管动态显示; 说明一下我用的是Actel的A3PO30板晶振是48M的程序解释得很详细首先是分频的模块 module clk_div ( clk, //时钟输入， ...; 3591 9 1 10

用户1623314 2010-4-17 11:15: verilog 学习资料; 把前阶段上传的一些资料做了一下汇总，方便大家学习交流。希望大家在第一阶段都好好的利用这些资料对verilog和Quartus II有一个初步的认识和了解。 ...; 2722 6 0 6

用户1623314 2010-4-17 11:14: inout的用法; 芯片外部引脚很多都使用inout类型的，为的是节省管腿。一般信号线用做总线等双向数据传输的时候就要用到INOUT类型了。就是一个端口同时做输入和输出。 inout在 ...; 2569 6 0 6

用户1623314 2010-4-17 11:13: FPGA 学习心得; 回想起自己学 FPGA ，已经有一段时间了，从开始的茫然，到后来的疯狂看书，设计开发板，调电路，练习各种 FPGA 实例，到最后能独立完成项目 ...; 2317 8 5 13

用户1623314 2010-4-17 11:11: PIO函数; 以下均来自ALTERA 《9. PIO Core》V9.0的datasheet。建议多多阅读官方文档。 1.几个示例（1）控制 LED S。（2）获得来自外部的开关信息 ...; 2449 9 0 9

用户1623314 2010-4-17 11:09: 1602显示程序; // LCD_Driver.v //功能简述：在1602液晶模块上显示字符串，其中第一行显示“Welcome To ZLG”， // ...; 4237 8 0 8

用户1540202 2010-4-17 10:29: Picoblaze 与ISE入门(引用); 前几天写的博客不知道为什么编辑了一次就没有了，好郁闷阿！只好再从新写过了。这段时间看了 Xilinx 的 sparten3E ，熟悉了一下利用 ISE 做工程，刚开始学起 ...; 2155 8 0 8

用户257393 2010-4-17 09:28: FPGA设计流程（转）; 1.设计输入 1)设计的行为或结构描述。 2)典型文本输入工具有UltraEdit-32和Editplus.exe.。 3)典型图形化输入工具-Mentor的Renoir。 4)我认为UltraEdit-32最佳。 ...; 765 3 1 4

特权ilove314 2010-4-16 22:43: 都是IO弱上拉惹的祸; 都是 IO 弱上拉惹的祸开发的一款液晶驱动器，接收 MCU 过来的指令和数据进行图像显示。使用了一片可编程（带使能和 PW ...; 10329 6 7 13

用户257393 2010-4-16 18:57: 学习记录（二）; 学习记录（二）发表于 2007-11-22 21:45:09 1，端口定义，除了要声明输入，输出还是双向端口外，还要声明其数据类型，是WIRE还是REG，，如果 ...; 1129 3 0 3

用户257393 2010-4-16 18:57: 关于建立时间、保持时间的讨论; 时钟周期为T,触发器D1的时钟沿到来到触发器Q变化的时间Tco（CLK--Q）最大为T1max,最小为T1min,逻辑组合电路的延迟时间最大为T2max，最小为T2min，问触发器D2的 ...; 1119 6 0 6

1 ... 362 363 364 365366367 368 369 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条