FPGA和CPLD-可编程逻辑器件-第365页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1583963 2010-4-29 19:37: SOPC:SOPC技术与应用-北京交通大学郭勇老师; SOPC技术与应用： http://www.eefocus.com/html/08-10/415519050917eGki.shtml; 2216 7 0 7

用户234619 2010-4-29 17:31: 1602之一迷雾重重; 买了一块FPGA套件，数码管、按键、LED灯、拨码开关很容易就学会了。赶快升级，从LCD开始。随板程序写得一个乱。还是自己写吧。去年冬天买了一块AVR ...; 3054 10 3 13

用户583528 2010-4-29 11:07: !!@@HP83621A - 信号发生器宏鑫电子现货出售HP83621A; !!@@HP?xml:namespace prefix = st1 ns = "urn:schemas-microsoft-com:office:smarttags" /83621A - 信号发生器宏鑫电子现货出售 HP83621A?xml:namespac ...; 1522 2 0 2

用户1542249 2010-4-29 09:21: Modelsim ae 仿真; http://cpld-fpga.spaces.live.com/blog/cns!703E7ADBB8F98B40!336.entry 仿真验证是CPLD/FPGA设计中的重要一环，QuartusII软件本身带有仿真功能，但是无法 ...; 4127 5 0 5

用户257393 2010-4-29 00:12: SOPC Builder/Nios学习经验总结(ZZ); 以下是我在“SOPC专题竞赛”学习过程中的一些总结，其实很多总结都来自于网友。希望对初学者有所帮助，也希望高手们批评指正。相信：良好的学习心态＋有效的学习 ...; 1117 3 0 3

用户251222 2010-4-28 17:35: snow leopard下执行tcl代码的简单流程; 1.打开terminal，进入桌面 2.vi power 在桌面上建立一个文件，文件名为power 3.在power文件中输入如下tcl代码: #!/usr/local/bin/wish -f pr ...; 2028 16 0 16

用户1267625 2010-4-28 16:24: 高手经验：我的FPGA学习历程; 高手经验：我的FPGA学习历程（注意：是别人写的，不是我写的）回想起自己学FPGA，已经有一段时间了，从开始的茫然，到后来的疯狂看书，设计 ...; 3190 1 2 3

用户1435818 2010-4-27 08:43: Altera FPGA配置全过程！（一）; 一个器件完整的配置过程将经历复位、配置和初始化等三个过程。FPGA正常上电后，当其nCONFIG管脚被拉低时，器件处于复位状态。这时所有的配置RAM内 ...; 6366 10 0 7

用户264910 2010-4-27 06:45: Wire 与 Reg 的区别(Verilog); 数据类型 Wire 与 Reg 的区别，以下是网上资料的整理(不知道是不是官方的解释，学习ing...）： ==================================== There are two main ...; 1940 3 0 3

用户1407551 2010-4-26 19:52: 关于Libero8.5安装和卸载的问题！; 似乎半年多以前赶一个项目，用到了Actel的FPGA，安装Libero的时候遇到一些困难，想不到过了这么长时间，还有朋友遇到这个问题。回去看了看帖子，还是决定记下来 ...; 3880 15 1 16

用户1528479 2010-4-26 13:28: 我的一些数字电子知识总结（2）; 我的一些数字电子知识总结（ 2 ） ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 1 、电流模式信号传输有一个优 ...; 3467 9 0 9

用户264910 2010-4-26 00:28: 基于FPGA/NiosII的等精度数字频率计的设计; 基于FPGA/NiosII的等精度数字频率计的设计有以下特点： 1. CPU并行处理 32位软核处理器 NiosII 、处理速度为75MHZ 标准计数器，处理 ...; 2414 4 0 4

用户1532875 2010-4-25 22:47: DIY烧写工具; 前些日子，接到朋友的使用要求，特然冒出一个点子，倒不如自己做这个相关工具，然后凑些世博路费都不错。于是想到就做。 ...; 2611 15 2 17

雾山大叔 2010-4-25 17:14: VHDL学习日志（八）--实现简单URAT; UART :Universal Asynchronous Receiver/Transmitter，通用异步接收/发送装置。笼统的说就是串口传输，学习这个非常有用，因为现在很多电子 ...; 4437 8 0 8

fuxiao123_401762695 2010-4-25 16:24: 时钟3分频电路; module clk_3_odd (clk,reset,clk_out); //占空比为50％ input clk, reset; output clk_out; reg state; reg clk1; parameter s0=2'b00; ...; 2972 6 0 6

1 ... 361 362 363 364365366 367 368 ... 500 / 500 页下一页

关闭站长推荐

上一条

/2

下一条