FPGA和CPLD-可编程逻辑器件-第361页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

fuxiao123_401762695 2010-5-16 19:01: 关于FPGA的学习; 依照我们这边培养学生的情况看，工具不是问题，开发语言的学习需要一定的时间与基础（比如有C语言基础的学Verilog就快一些），因为有个硬件的思想在里面 ...; 2274 4 2 6

用户1307136 2010-5-15 16:10: VHDL; 测试代码 LIBRARY ieee ; ?xml:namespace prefix = o / USE ieee . std_logic_1164 . all ; u ...; 2090 4 0 4

用户397305 2010-5-15 13:58: SDRAM的读/写时序与突发长度; SDRAM的读/写时序与突发长度数据输出（读）在选定列地址后，就已经确定了具体的存储单元，剩下的事情就是数据通过数据I/O通道（DQ）输出到内存 ...; 2408 3 0 3

用户1323865 2010-5-15 13:28: NIOS那些事儿_(网络连载，作者avic); 一直占着博客推荐位，却没有拿出什么真正有技术含量的东西，实在遗憾，所以决定将近期在学习与关注的网络连载学习文章转到这里来，avic是一位热心而且乐 ...; 13236 9 1 10

用户1359586 2010-5-14 22:38: FPGA自己产生reset; 遇到一个FPGA没有外部的reset，只能自己产生了，这么简单一个问题居然想了很久才实现。在modelsim仿真是对的，还没有实际操作，也希望和大家讨论一下 module ...; 5427 14 12 26

用户1609127 2010-5-14 20:05: Verilog学习笔记3- 综合练习-基于SF-EP1V2的SMG接口设计- SPI发送模块; SPI 发送模块 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 设计思路：学习过单片机的朋友估计对 SPI ...; 2373 8 1 9

用户1609127 2010-5-14 19:51: Verilog学习笔记2- 综合练习-基于SF-EP1V2的SMG接口设计-相关电路; 电路方面相关： ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 这个实验完全是基于 2F-EP1V2 板子中的数码 ...; 2506 6 1 7

用户1609127 2010-5-14 19:48: Verilog学习笔记1- 综合练习-基于SF-EP1V2的SMG接口设计-前言; 前言： ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 最近从 BJ-EPM240 到 SF-EP1V2 的学习。更贴切的 ...; 2397 8 4 12

特权ilove314 2010-5-14 11:43: 不可无视异步清除信号; 不可无视异步清除信号接着上次 AV 图像显示，当时的现象是图像时不时的错位显示（视觉上就是瞬间错位的显示闪烁）。让特权同 ...; 3431 10 0 10

用户279252 2010-5-13 18:30: 可编程片上系统(SOPC)设计技术; 1. FPGA和SOPC概述 1.1 FPGA的特点及最新进展嵌入式系统是一个面向应用、技术密集、资金密集、高度分散、不可垄断的产业，随着 ...; 2040 6 0 6

用户248117 2010-5-13 15:08: DXP2004中如何将一个电路图用多页来画?; DXP2004中如何将一个电路图用多页来画? 应该怎么设置呢？xie谢谢指点！; 1534 3 0 3

ash_riple_768180695 2010-5-13 09:01: 海外捉虫记—如何解决license冲突问题; 我们一个组的人，只有一个浮动license，这是节省成本的好方法。但是经常会出现因为license冲突导致的编译失败问题。由于编译时间较长，往往启动编译程序后人 ...; 5236 7 0 7

特权ilove314 2010-5-12 20:21: 诠释封面; 辛苦咱小妹娜娜在各小组上传封面了，这里只做一点说明。封面的葡萄是点名要的，因为在圣经中约翰福音十五章1-8节 ...; 4716 9 13 22

用户254708 2010-5-11 20:05: FPGA设计流程指南; FPGA的设计流程，大家参考参考; 1544 2 0 2

用户251222 2010-5-11 16:38: Tri-state (InOut and Output) Signals（EDK中的inout信号); EDK中有时候要用到inout信号（比如和SRAM连接的DATA线），声明方法如下所述 Tri-state (InOut and Output) Signals A system on a programmable ...; 4876 15 0 15

1 ... 357 358 359 360361362 363 364 ... 500 / 500 页下一页

关闭站长推荐

上一条

/2

下一条