FPGA/CPLD
首页 FPGA/CPLD
用户397305 2010-3-22 20:48
组合电路 时序电路
  在学习verilog HDL赋值方式 阻塞与非阻塞赋值 时 , 有以下概念 . 赋值的类型的选择取决于建模的逻辑类型 § *在时序块的RTL ...
用户397305 2010-3-22 20:29
[整理]FPGA的被动串行配置方式
        现场可编程门阵列FPGA(Field Programmable Gate Array)是一种高密度可编程逻辑器件,其逻辑功能的实现是通过把设计生成的数据文件配置进芯片 ...
用户397305 2010-3-22 20:18
突发模式(Burst Mode)
突发模式是高速的数据传输模式,其模式通常有几个数据源。在数据总线中,突发模式通常变为专为满足一个设备的通道。在 RAM 和磁盘缓存区中,突发模式可通过预先 ...
用户247624 2010-3-22 20:18
ByteBlasterII下载线原理图
一直想做没有做的东西,把原理图传上来吧,自己没时间做了,各位有做好用的要告诉我哟!!! Protel DXP格式,要用DXP2004或者AD6打开。 ...
用户248117 2010-3-22 19:54
XC3S400PQ208的封装形势在哪里下载?
 XC3S400PQ208的封装形势在哪里下载? 如何直接导入到DXP2004中直接用呢?谢谢指点!
用户247625 2010-3-22 18:33
用FPGA器件实现UART核心功能的一种方法
一、波特率发生部分 ---- 从图一可以看出,UART的接收和发送是按照相同的波特率进行收发的(当然也可以实现成对的不同波特率进行收发),波特率是可以通 ...
用户248117 2010-3-22 01:40
Spartan-3系列配置PROM:XCF02S datasheet!
Spartan-3系列配置PROM:XCF02S datasheet!
用户245331 2010-3-22 01:40
有限状态机心得
如果一个有限状态机的一个状态,如果其两条之路的输入一个参数,对应一个输出,如果出现了两对,说明这两个状态可以合并为一个状态 ...
用户247625 2010-3-21 23:39
基于EPLD的PCI总线仲裁器的设计与实现
 随着VLSI/ULSI技术的发展,可编程逻辑器件EPLD/FPGA越来越受到人们的青睐,由于它具有集成度高、速度快、开发周期短、费用低、用户可定义功能及可重复编程 ...
用户255306 2010-3-21 23:11
cpld pwm
// 等脉宽pwm波。用pwm_dat控制占空比 module IntermediateFrequencyWeld(    clk,rst_n,    PWM_dat,         IGBT_1,IGBT_2   ); input ...
用户255306 2010-3-21 22:59
CPLD学习笔记3
 程序编译完后,分配管脚。 pin planner 双击即可
用户141324 2010-3-21 22:11
DE2板上VGA显示控制
DE2控制面板上提供了VGA显示控制工具和IP,用户可以同以通过VGA显示接口显示一副静止图片。 1.利用XP系统自带的画图软件打开任意.bmp图片,在属性中将像素设 ...
用户247615 2010-3-21 21:01
七段数码管动态显示IP的研究及设计.(Nios II)(SOPC Builder)
这两个礼拜整理的,欢迎大家抓虫。
用户1651241 2010-3-21 17:28
Modelsim仿真PLL遇到的问题
      今天在用Modelsim做一个后仿真的时候,发现PLL的没有输出,在设定不同的测试时钟频率的时候,出现一下三种情况: (1)当输入时钟周期小于在例化P ...
用户141324 2010-3-21 16:07
SOPC与RS232 接口
在DE2平台上提供RS232接口。在SOPC Build 中定制 UART。在DE2系统光盘中提供DE2工程中所有的NiosII核的工程都有UART组件。这次我们选用DE2_NIOS_DEVICE_LED工程 ...
关闭 站长推荐上一条 /2 下一条