FPGA/CPLD
首页 FPGA/CPLD
用户248117 2010-3-21 16:07
Laplacian图像边缘检测器的FPGA实现研究
1 引言    边缘可定义为图像中灰度发生急剧变化的区域边界,它是图像最基本的特征,是图像分析识别前必不可少的环节,是一种重要的图像预处理技术。边 ...
用户531580 2010-3-21 14:51
我们为什么要写testbench?
与写testbench相对应的功能手段还有画波形图,两者相比,画波形图的方法更加直观和易于入门,那为什么我们还要写Testbench呢?原因有以下五点: 第一,画波形图 ...
用户247615 2010-3-21 10:50
移位运算与除法运算.(Verilog)
本人在写分频器时,反复修改编译,发现: 右移运算比直接除法运算浪费资源。 举例: 运算符  分频倍数  消耗资源 N1   50 M    52(27)   ...
用户1459363 2010-3-21 10:50
Cyclone II 系列FPGA特殊引脚
1/1.I/O, ASDO  在AS 模式下是专用输出脚,在PS 和JTAG 模式下可以当I/O 脚来用。在AS 模式下,这个脚是CII 向串行配置芯片发送控制信号的脚。也是用来 ...
用户257393 2010-3-21 09:12
如何在NIOSII中使用DMA
最近使用NIOSII的DMA的方式来实现用SPI发送数据,具体方式是用NIOSII将UART的数据接收,当它接收到一定数量的数据后使用DMA方式将数据发送出去。 出现的问题 ...
用户141324 2010-3-21 02:41
FPGA下载方式
       DE2平台上内嵌USB Blaster 下载组件,可以通过一条USB 连接线与电脑相连,通过JTAG模式,直接通过USB Blaster 直接配置FPGA,但是掉电后,FPGA中 ...
用户253098 2010-3-21 02:41
ChipScope Pro
这也是本人在其它网站上下的 给出了全程的代码,及 ModelSim 仿真 结果,我照着本例程实验过,确实可以得到想要的结果,所以在这里推荐给大家,希望对想要学习Chip ...
用户255306 2010-3-21 02:41
VGA显示
系统时钟频率为50MHz,这个时钟频率可以用来设计显示800X600模式,因其帧长1040*666 。所以涮新频率50mhz/1040/666 ~= 73hz 时钟频率=(行像素数+行消隐 ...
用户247615 2010-3-20 23:55
FSM状态的描述.(Verilog).(FSM)
一. 方法 1. 直接使用整数码描述 ... reg moore_state; always @ (moore_state) begin   case (moore_state)     0: ...;     1: ...; ...
用户531580 2010-3-20 15:02
开工
       搬到老校区已有一周了,这学期我的主要任务是做毕业设计,题目是用FPGA实现宽带信号的可靠传输,其实题目上学期已经拿到,但之前一直在做38所DSP ...
用户248117 2010-3-20 15:02
图像压缩芯片ADV212开发过程中的问题?
在阅读ADV212相关参考资料过程中,遇到如下问题: 1)However, on the ADV202, ADDR could change after the falling edge of WE/ or RD/ and still be reco ...
用户255306 2010-3-20 14:00
串口下载数码管显示 4+8
CPLD学习笔记 使用学习板 ,组合试验 串口9600下载,ascii码(0,1,2,3......A,B,C,D,E,F 9600 波特率 下载,接收到,在2 个led上显示出来,同时将接收到的 ...
用户253098 2010-3-20 13:10
IC设计领域及其工种介绍
(一) 模拟与混号讯号电路设计 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 电路可分为为模拟 IC 与数字 ...
用户1542249 2010-3-19 17:32
如何延迟数据
利用D触发器、移位寄存器或计数器来实现延迟。延迟时间的长短可通过设置D触发器或移位寄存器以及计数器周期来调整,而延迟的时间分辨率则由高速时钟的周期来决定 ...
用户1542249 2010-3-19 17:30
多时钟系时钟同步
关闭 站长推荐上一条 /2 下一条