FPGA和CPLD-可编程逻辑器件-第318页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1318081 2010-10-25 13:07: Altera提供套件缩短开发时间并提高工业设计的灵活性; http://www.eet-china.com/ART_8800623739_675277_NP_932e7804.HTM 为帮助工业网络设计人员缩短开发时间，Altera公司今天宣布，拓展其工业网络合作伙伴计划 ( ...; 1464 6 0 4

用户1396350 2010-10-24 21:54: Verilog hdl知我所见; 开始接触FPGA时，用的是VHDL语言。那是觉得这语言真的很难用，于是那时候主要是对其SOPC的学习，对硬件语言写的少，后来觉得还是得学学如何写硬件，毕竟这是最基 ...; 1513 6 0 6

用户1396350 2010-10-24 15:40: FPGA培训白板整理--基础实验; 培训实验的内容：一、拨码开关（一）数码管的刷新 always@(posedge clk or negedge rst) begin if(!rst) begin cnt=0; en=8'b1111_1110; ...; 1478 6 0 6

用户1396350 2010-10-24 15:21: FPGA培训白板整理--SOPC基础; SOPC 一、优势 SOPC=MCU+DSP+FPGA 二、开发工具三、开发流程四、典型开发案例（一）在QuartusII中新建一个工程目录"sopc_led" 1.新建工程，指定工程名和顶层 ...; 1787 4 0 4

用户1396350 2010-10-24 15:11: FPGA培训白板整理--Verilog hdl语法要点; verliog hdl语法要点一、常用的数据类型 1.四种常用的数据类型 reg,wire,integer,parameter 2.常量（1）数字 A.整数 1）B或b--二进制整数 2）D或d--十进 ...; 4531 5 0 5

用户1396350 2010-10-24 15:08: FPGA培训白板整理--Quartous 入门; 这些事我参加培训的白板整理，与大家分享。一、实验板介绍以及重要的编成思想（一）电源： 1.外部电压：5.0V--10V 2.核心电压:芯片电压1.2V, 芯片是Cycl ...; 1594 7 0 7

用户1396350 2010-10-24 14:36: notepad++在FPGA开发中的应用; 好的工具当然不会起到事办功倍的作用，下面说说notepad++在ISE,QUARTOUS,LIBERO 下的使用。使用notepad++的好处是加快代码的输入和注释的编写，由于其对中文的 ...; 2257 2 0 2

用户311378 2010-10-24 13:23: werqwrqwr; wqrwqr; 586 1 0 1

用户1435943 2010-10-23 20:47: assign和always的使用; assign 用于描述组合逻辑 always@(敏感事件列表) 用于描述时序逻辑敏感事件上升沿 posedge，下降沿 negedge，或电平敏感事件列表中可以包含多个敏感事 ...; 1967 8 0 8

特权ilove314 2010-10-23 14:32: 特权和你一起学NIOS2 第五章实战演练之时序收敛 part1; 特权和你一起学NIOS2 第五章实战演练之时序收敛 part1 写在前面的话：特权同学花了很多时间在这一章上，甚至当初写《深入浅出玩转FPGA ...; 7632 8 14 22

wdzfd 2010-10-23 12:31: 在Spartan-3E Starter Kit开发板上扩展NOR FLASH; 赛灵思的Spartan-3E Starter Kit开发板板上载有Intel的16 MByte (128 Mbit) 并行NOR Flash，FLASH的型号为28F128J3，详细地DATA SHEET网上可以找到来参考。在EDK ...; 3635 11 0 11

用户1132151 2010-10-23 10:15: HDL设计探究; 一.可移植性编码 1．只使用IEEE标准类型（VHDL）：（1）使用STD_LOGIC类型,而不是STD_ULOGIC类型；(2)设计中不要创建过多的的子类型；（3）不要使用BIT和BIT_ ...; 1151 5 0 3

用户1132151 2010-10-23 10:12: VHDL可综合设计小结; 1，相关性强的信号应在一个进程内进行处理。 2，组合电路应避免循环。 3，一个进程一般只用一个时钟沿。 4，组合电路中的进程应 ...; 1535 5 0 3

用户1132151 2010-10-23 10:09: Wishbone总线信号转化到Avalon总线信号; Wishbone = Avalon Wishbone Avalon Bus Description cyc = chipselect indicates that a valid bus cycle is in progress stb = !write_n or !read_n ...; 2196 5 0 3

用户1132151 2010-10-23 10:06: 矩阵键盘设计; 首先对矩阵键盘的每个按键进行编码，编码如图一所示（0000、0001、…、1110、1111）。由于COL通过电阻上拉到VCC，因此当没有键被按下时，COL的值为”1111”；当 ...; 2389 6 1 5

1 ... 314 315 316 317318319 320 321 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条