FPGA和CPLD-可编程逻辑器件-第319页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

特权ilove314 2010-10-31 15:27: 特权和你一起学NIOS2 第五章实战演练之时序收敛 part3; 二部曲——时序约束其实具体进行时序约束的数值通常应该算在时序分析这一步中，之所以特权同学要放到这一步骤来谈，是因为不同的时序约 ...; 4532 9 2 11

真大虫无双 2010-10-30 22:07: 【笔记】Internal Error: Sub-system: AMERGE; 今天编译时报错： Internal Error: Sub-system: AMERGE, File: /quartus/atm/amerge/amerge_kpt_op.cpp, Line: 220 cmp_merge_kpt_db Stack Trace: 0x3D9B ...; 12182 7 4 11

真大虫无双 2010-10-30 22:06: 【笔记】Error: No CFI table found at address; 今天用21EDA的板子运行例程时遇到了No CFI table found at address 的错误，网上查了下，原来是表示表示Nios II根本沒有找到flash；看到网上有说“把FLASH的BAS ...; 5024 12 0 12

用户281801 2010-10-29 13:07: 终于把SDRAM的问题解决了。; 无比开心ing!困扰了我好久好久。原来问题出现在DQM上。我自己写的SDRAM控制器，直接赋给DQM低电平。它可以正常读写。但是在MPMC中却不行。我 ...; 1983 3 0 3

特权ilove314 2010-10-29 08:15: EPCS芯片的信号完整性问题; EPCS芯片的信号完整性问题问题是针对Cyclone III EP3C系列（之所以不提具体型号，因为问题好像是共性的）。特权同学在使用Cyclone II系 ...; 5796 8 10 18

用户1294890 2010-10-28 15:13: 赛灵思：有台积电真好！; Xilinx(赛灵思)于2010年10月27日在发表最新28nm FPGA技术。新技术采用堆叠硅片互联技术，在一个芯片里封装了4个FPGA芯片，分别是逻辑、存储器、串行收发器以及 ...; 2412 6 1 7

用户1122702 2010-10-28 11:34: 基于SOPC下RapidIO调试方法; RapidIO的一个难点在于地址转换方法，即将远端的Memory映射到当前Avalon-MM总线，所以地址需要一个转换过程——Local Avalon-MM-RapidIO Addr-Remote Avalon ...; 3755 14 0 14

FPGADeveloper 2010-10-28 09:05: 奇数分频--或--3分频; module Freq_div(clk,rst,out); input clk; input rst; output out; reg out1; reg out2; reg cnt1; reg cnt2; always@(posedge clk or ne ...; 1730 6 0 6

用户1396350 2010-10-27 22:59: 基于SOPC的DDS; 139642 139644 附件里的 dadds.vhd是生成DDS的模块 dalay.vhd是延时模块，将nios和dadds二者同步 ...; 1473 5 0 5

特权ilove314 2010-10-27 22:18: 特权和你一起学NIOS2 第五章实战演练之时序收敛 part2; 一部曲——时序分析系统整合完毕，所有的设计输入、初步的功能仿真等工作就绪后，设计者应该对整个系统所涉及到的各种时序模型做到心中 ...; 6764 9 5 14

wdzfd 2010-10-25 22:07: MICROBLAZE处理器C与汇编语言混合编程技巧; C语言编码具有易于快速实现、编译效率比较高、，可读性好的特点，在嵌入式编程中使用的比较多；而汇编语言在执行速度与效率方面更具有优势，在一些关键性的应用 ...; 4700 6 0 6

用户1318081 2010-10-25 13:07: Altera提供套件缩短开发时间并提高工业设计的灵活性; http://www.eet-china.com/ART_8800623739_675277_NP_932e7804.HTM 为帮助工业网络设计人员缩短开发时间，Altera公司今天宣布，拓展其工业网络合作伙伴计划 ( ...; 1538 6 0 4

用户1396350 2010-10-24 21:54: Verilog hdl知我所见; 开始接触FPGA时，用的是VHDL语言。那是觉得这语言真的很难用，于是那时候主要是对其SOPC的学习，对硬件语言写的少，后来觉得还是得学学如何写硬件，毕竟这是最基 ...; 1570 7 0 7

用户1396350 2010-10-24 15:40: FPGA培训白板整理--基础实验; 培训实验的内容：一、拨码开关（一）数码管的刷新 always@(posedge clk or negedge rst) begin if(!rst) begin cnt=0; en=8'b1111_1110; ...; 1528 7 0 7

用户1396350 2010-10-24 15:21: FPGA培训白板整理--SOPC基础; SOPC 一、优势 SOPC=MCU+DSP+FPGA 二、开发工具三、开发流程四、典型开发案例（一）在QuartusII中新建一个工程目录"sopc_led" 1.新建工程，指定工程名和顶层 ...; 1837 5 0 5

1 ... 315 316 317 318319320 321 322 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条