FPGA和CPLD-可编程逻辑器件-第321页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

特权ilove314 2010-10-12 20:28: 特权和你一起学NIOS2 第三章流程实践案例——手把手第一个工程; 第三章流程实践案例——手把手第一个工程理清了一些基本概念，也对开发流程有了一个大体的了解，特权同学寻思着下一步该学点什么好呢？要 ...; 10370 10 35 45

用户376082 2010-10-12 19:06: 功能仿真、综合后仿真、布线后仿真以及板级仿真; FPGA CPLD开发中，功能仿真、综合后仿真、布局布线后仿真以及板级仿真的概念功能仿真，有时也叫前仿真，对设计输入的功能进行仿真，考虑的是理想化的情况 ...; 2215 8 0 8

用户376082 2010-10-12 19:02: verilog的可综合以及不可综合（转）; 因为Verilog是一种硬件描述语言，所以在写Verilog语言时，首先要有所要写的module在硬件上如何实现的概念，而不是去想编译器如何去解释这个module. 比如在决定 ...; 2194 7 0 7

用户281801 2010-10-12 16:45: sdram的测试; 已经做了好久的sdram了。搞得很崩溃啊，千奇百怪的问题！一：建立一xps project，片内微处理器用MicroBlaze，定制一ip mpmc sdram。用p ...; 3290 5 1 6

用户376082 2010-10-11 21:24: 利用ModelSim仿真的第一个程序; 我的开发环境是：Quartus 8.0 + ModelSim-Altera 6.1g 1 这两个软件是别人买开发板的光盘中带的，其中Quartus 8.0 给了破解，可是ModelSim-Altera 6.1g 没 ...; 2585 7 0 7

用户376082 2010-10-11 18:01: 基于Altera Quartus II的模块化设计应用; 转： http://article.ednchina.com/Other/20081128090421.htm 和ISE不一样，Quartus II代码的模块化视图并不是你把子模块例化到顶层模块以后就能马上在工程 ...; 1695 13 0 13

用户300529 2010-10-11 15:48: FPGA是什么？FPGA现状？如何学习FPGA？; FPGA是什么？FPGA现状？如何学习FPGA？ FPGA是什么介绍 FPGA是现场可编程门阵列的简称，FPGA的应用领域最初为通信领域，但目前，随着信息产业和微电子技 ...; 724 0 0 0

用户325583 2010-10-10 11:12: OVL 使用说明（Open Verification Library）; 1. 库下载地址： http://www.accellera.org/activities/ovl 2. OVL 官方网站： http://www.eda.org/ovl/ 上面有简单的使用说明 OVL 是一个硬件验证的 ...; 7600 5 0 5

用户325583 2010-10-10 11:06: 时序分析总结（以 SDRAM 时序约束为例）; 1。时序分析就是分析前级的数据是否在后一个时钟沿的数据有效窗口里面，就是说在整个窗口内部，数据都应该保持有效，如果不满足时间窗的前端，就是 setup 违 ...; 7033 4 0 4

用户579257 2010-10-9 22:53: 我的FPGA学习历程; 标签： fpga 我的FPGA学习历程（转帖）我的FPGA学习历程（转帖）作者嵌入式玩耍者日期 2010-10-2 1:50:00 0 推荐回想起自己学FPGA，已经有一段时间了，从开始 ...; 1106 6 0 6

用户376082 2010-10-9 17:53: 转)Quartus II 中常见Warning 原因及解决方法; 原文地址： (转)Quartus II 中常见Warning 原因及解决方法收藏作者：冰山 1.Found clock-sensitive change during active clock edg ...; 1838 7 0 7

用户376082 2010-10-9 15:53: 学习FPGA前3天; 去年从同学那里要了一块FPGA的空板，最近没什么事，所以就按着电路图在淘宝上买了一些需要的元器件，主芯片是ALTERA的EP2C5Q208C8，4800个LE，对 ...; 2790 9 0 9

用户282447 2010-10-9 08:13: 任意分数分频Verilog实现; 任意分数Verilog实现网上常见的多为小数分频，分数分频也为有规律的分频，如N/2、M-1/N等。而像M/N型分数分频却很少。现介绍一下本人的分数分 ...; 7130 9 5 14

用户282447 2010-10-9 08:10: QEP解码器实现; QEP解码 QEP解码即将两路相位相差90度传感器信号转换为方向dir，脉冲plus，脉冲数量counter（根据方向和脉冲得出的绝对脉冲数）。 ...; 3683 8 0 8

用户142112 2010-10-8 19:36: Modelsim自动化仿真平台--BFM_FIFO; 这次添加了FWFT(First Word Fall Through) FIFO的BFM模型，以及DDR多端口控制器的仿真模型。因为如果写RTL级的DDR多端口控制器比较费时， ...; 4131 16 1 3

1 ... 317 318 319 320321322 323 324 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条