FPGA和CPLD-可编程逻辑器件-第333页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户252547 2010-8-23 15:12: 设计学习笔记（一）---modelsim; 设计学习笔记（此笔记是设计学习过程中的笔记，其中不免有些解述不全面甚至不正确的地方，发到网上只给同在学习中的人们当遇到类似问题时给 ...; 1734 1 0 1

特权ilove314 2010-8-22 17:15: 巧设Toggle Rate避开规则检查; 巧设Toggle Rate避开规则检查在特权同学的《Cyclone III原型开发调试》一问中，提到的第一个遇到的问题就是EP3C5E144/EP3C10E144/ EP3C1 ...; 5299 10 4 14

用户294713 2010-8-22 15:00: 基于Verilog HDL的UART模块设计与仿真; 嵌入式/Linux/ARM/DSP/FPGA......海量下载资源一网打尽，海科资源 http://www.haike-source.com/ 　　随着微机应用和计算机网络的发展，计算机 ...; 1224 2 0 2

用户1302076 2010-8-22 11:50: Verilog HDL 可综合的初步分析; 这个问题的由来：硬件描述语言（HDL）编程的成功在于能不能综合。首先必须要明确的是如果程序只用于仿真，那么几乎所有的语法和编程语句都可以使 ...; 3186 4 0 4

用户207857 2010-8-22 11:35: 全加器的设计; 全加器的设计我使用了2种方法：行为描述和门级描述。它的行为描述很简单：assign {cout,sum}=a+b+cin; 门级描述的方法是先列出真值表，卡诺 ...; 2463 10 2 12

用户405991 2010-8-21 20:57: FPGA在消费电子领域的应用及发展趋势; FPGA——这个从陌生到熟悉、从高贵到平凡、从神秘到充满吸引力……电子应用工程师和设计者们开始思考将FPGA应用到各个领域，大规模、集成高速收发器的SRAM架构F ...; 2124 0 1 1

用户281801 2010-8-20 21:21: 在XMD调试中遇到的一个问题; 将程序加载到片上BRAM中，在xmd中调试，run后，无反应，stop后，发现地址跑到系统中别的地址去了。; 1308 3 0 3

特权ilove314 2010-8-20 15:57: 图片显示速度测试报告; 图片显示速度测试报告 1 测试硬件平台： CPU：32位NIOS/e 50MHz RAM：片上存储器 50MHz 2 测试软件程序： for (y=0;y480;y+ ...; 2768 7 3 10

用户1049668 2010-8-19 18:33: 转贴，关于DC中set_multicycle_path的理解; 版权声明：转载时请以超链接形式标明文章原始出处和作者信息及本声明作者： pythonlong http://bb2hh.blogbus.com/logs/21015786.html http ...; 5967 13 0 13

用户1521305 2010-8-19 10:03: Quartus II 的bdf文件生成bsf 、v 、 vhdl文件; Quartus II 的bdf文件生成bsf 、v 、 vhdl文件作者：shisifeiya 日期：2010-8-19 在Quartus II中v文件和vhd文件可以在Project Navigator的相 ...; 11767 9 2 11

用户292368 2010-8-19 09:12: 夏里炙的太终将升起; 很少有过对一座塔持有如此浓厚的兴趣，我曾经怀疑自己是不是走过路过的地方过于局限而丧失了某种灵感无法将其深在记忆的某一个角落！　　次是在溜达世纪广场 ...; 853 4 0 4

用户1521305 2010-8-18 23:03: Quartus II 9.0中管脚上拉电阻（弱上拉）的设置方法; Quartus II 9.0中管脚上拉电阻（弱上拉）的设置方法作者：shisifeiya 日期：2010-8-18 在使用 Altera 的 FPGA 时候，根据系统设计需 ...; 7329 6 0 6

用户1551935 2010-8-18 17:54: 国内的工程师都善刀而藏？; 我是赛灵思 FPGA技术社区的小编，近日，社区举办了视频征集活动，之前有看过国外一些优秀FPGA作品的视频，没有见到国内的作品，希望国内的工程师，学者等 ...; 801 0 0 0

用户372435 2010-8-18 16:56: MicroBlaze里面的中断管理; MicroBlaze里面的中断主要有两类：一类是外部中断，另一类是内部中断。 1. 外部中断：如果只有一个元件产生中断（比如只有一个定时器产生中断）或者只有一 ...; 4130 15 1 16

用户294713 2010-8-18 11:20: 应用CPLD实现交通控制系统芯片设计; 嵌入式|Linux|WinCE|单片机|ARM|DSP|EDA|FPGA|CPLD|PLC|数电|模电|PCB|硬件设计|软件编程|应用电子技术...... 推荐资源培训教程，海科资源 http://www ...; 1171 2 0 2

1 ... 329 330 331 332333334 335 336 ... 500 / 500 页下一页

关闭站长推荐

上一条

/1

下一条