FPGA和CPLD-可编程逻辑器件-第341页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户220339 2010-7-18 12:59: UART学习; 很多东西看懂了和自己来做那是两回事。串口通讯的协议比较简单。接收端RX一旦检测到一个下降沿就开始接收数据，数据的位数，有无奇偶校验，都是 ...; 2406 6 1 7

特权ilove314 2010-7-18 11:34: 折腾人的软件bug; 折腾三天才最终搞定的一个小问题。提出来希望让有相同遭遇的网友少走弯路，毕竟个人问题的解决也是通过 coyoo的博客以及博主缺氧口的言传身教，呵呵 ...; 2912 8 2 10

用户147800 2010-7-17 22:39: FPGA Based Logic Analyzer; FPGA Based Logic Analyzer The outcome of this project is a logic analysator for home use. The project includes the actual analyzer in VHDL ...; 3962 7 0 7

用户147800 2010-7-17 22:28: USB logic analyzer on FPGA 24 channel; USB Logic Analyzer I designed and built this board in mid 2007 as my very first FPGA (and soldering-intensive for that time) project. Its ...; 3235 7 0 7

用户244280 2010-7-17 00:12: 远征军魂; 今天重温了一下那段历史，一段被经历过的老年人时刻萦绕在脑海无法忘却，被浮躁的中年人忘却，被无知的青年一无所知的历史-----中 ...; 3009 10 0 10

用户1532875 2010-7-16 22:24: 改版; ps:不好意思，忘记了如何把图弄上来，所以大家可以到以下链接去看图。方便大家浏览。 http://blog.ednchina.com/yicheng/0/gallery.aspx ...; 2475 12 0 12

用户237991 2010-7-16 14:47: 锁存器和D触发器; D触发器是指由时钟边沿触发的存储器单元，锁存器指一个由信号而不是时钟控制的电平敏感的设备。锁存器通过锁存信号控制，不锁存数据时，输出端的信号随输入信号 ...; 6967 10 0 10

forrest 2010-7-16 12:56: FPGA的功耗概念与低功耗设计研究; 来源：21ic 韩雪郭文成关键字： FPGA 功耗低功耗设计引言　　芯片对功耗的苛刻要求源于产品对功耗的要求。集成电路的迅速 ...; 1784 6 0 6

用户1450369 2010-7-16 10:07: 为什么嵌入式开发人员要使用FPGA; 窗体顶端 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 窗体底端 ...; 866 0 0 0

用户147800 2010-7-15 16:36: 利用compxlibgui工具编译Xilinx库; X ilinx Library Compilation Wizard 修改ModelSim.ini文件属性：修改为可读具体路径modeltech_6.5/modelSim.ini，右键选中文件，去掉只读属性。 ...; 3153 8 0 8

用户1324552 2010-7-15 11:12: verilog assign语句的用法; 下面是功能相同但写法不同的两段代码：第一段A module assign_test_a ( clk, ...; 22178 18 3 21

用户220339 2010-7-15 02:16: 按键和流水灯学习; 按键，流水灯这些以前觉得比较简单的程序现在踏踏实实的做一遍，还是收获很多。拿按键消都来说，看特权的例程开始觉得有点问题，后来想了想还是起到了 ...; 2049 8 0 8

特权ilove314 2010-7-14 20:53: 衔接软硬的HAL; 衔接软硬的HAL 近日特权同学对系统架构思考得很多，虽然工作中还多是在做模块化的半成品，但是越来越感觉到构建一个软硬件协同开发平台的 ...; 2414 7 0 7

特权ilove314 2010-7-14 20:36: SDHC控制器代码移植日记四（SD_DATA_SERIAL_HOST）; SDHC控制器代码移植日记四（SD_DATA_SERIAL_HOST） 5. SD_DATA_SERIAL_HOST模块 5.1 接口连接图图8 5.2 接口定义与说明 / ...; 3069 14 0 14

用户147800 2010-7-14 20:01: XILINX DDR 控制器约束问题的解决; http://www.zdh1909.com/html/fpga/9599.html 该文章讲述了XILINX DDR 控制器约束问题的解决. 我的项目在添加MIG3.2的约束文件后，会出现一些错误， ...; 4832 8 0 8

1 ... 337 338 339 340341342 343 344 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条