FPGA和CPLD-可编程逻辑器件-第343页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户143688 2010-7-9 14:53: MicroBlaze通过MPMC控制器连接SDRAM中遇到的问题; 项目需要MicroBlaze1将采集到的大批数据缓存到SDRAM中，然后再通知MicroBlaze0将该数据读出再通过Ethernet接口送给PC。由于特殊原因，FPGA在一块现成的 ...; 4887 3 0 3

用户143688 2010-7-9 11:36: Spartan器件与Vertex器件IO口一点需要注意的区别; 以前一直用Vertex系列的器件，前段时间一个项目用到Spartan-3的器件。刚开始没怎么看Sp3系列器件的datasheet，想当然的认为Spartan-3器件的Pin脚 ...; 2931 4 0 4

用户143688 2010-7-9 11:28: MicroBlaze下高阻IO口的实现; 前段时间手头一个项目中遇到的问题。硬件设计的时候将SDRAM同时挂在了两个FPGA上面，但实际工作的时候需要将其中一个FPGA连接SDRAM的管脚设计 ...; 2556 3 0 3

用户222522 2010-7-8 21:54: FPGA小结之硬件与语言的关系; FPGA是一种可编程逻辑器件，这说明两点：FPGA可编程特性表明其灵活性，同时逻辑器件说明其是主要的功能是形成数字逻辑电路。早期的FPGA是用原理图方式进行设计 ...; 1746 9 0 9

特权ilove314 2010-7-8 17:49: Xapp199学习笔记; Xapp199 学习笔记在浏览 RickySu 的博客时无意看到一篇名为《 Notes: Xapp199 - Writing Efficient Testbench ...; 3394 9 1 10

ash_riple_768180695 2010-7-8 09:04: 验证和建模方法文章汇总; Aldec Events Aldec Design and Verification Newsletter Thu Jul 08 2010 09:02:56 GMT+0800 (LONT) 用原型系统确保早期协同仿真验证 Thu Ju ...; 5870 14 0 14

用户237991 2010-7-7 23:29: HDL实验-核心板篇实验一、Quartus II使用快速入门; 助学活动的教程终于开始发布了，以后我们会定期将教程陆续推出，并尽量抽出时间来录一些视频教程供大家学习，最近实在是太忙了，事情实在太多， ...; 8973 7 1 8

特权ilove314 2010-7-7 19:29: SDHC控制器代码移植日记二（SD_CMD_SERIAL_HOST）; SDHC 控制器代码移植日记二（ SD_CMD_SERIAL_HOST ） ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / ...; 2818 7 0 7

用户1122702 2010-7-7 18:05: Tcl用后感; Tcl用后感 (by Wind330) Tcl - Tool Command Language 近期做了一个Tcl脚本用于Modelsim仿真，完成如下 ...; 3878 16 1 17

用户291939 2010-7-6 18:31: 数字中频处理FPGA实现; 4 通道数字下变频 - CIC 抽取滤波器 - FIR 滤波器 - CIC 插值滤波器 - 数字上变频 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-co ...; 5693 3 0 3

用户1324552 2010-7-6 18:31: verilog的PS2键盘解码; 标签： verilog PS2键盘 FPGA verilog的PS2键盘解码 verilog 的 PS2 键盘解码 ?xml:namespace prefix = o ns = "urn: ...; 1581 8 0 8

用户291939 2010-7-6 18:23: 无线通信数字中频信号处理; 一、下行通道其中ADC采样率为122.88MHz。经过DDC-CIC Decimation-FIR后的I、Q信号通过光模块按照CPRI协议通过光纤进行传输到远端。 ...; 4310 6 0 6

用户585119 2010-7-6 18:19: verilog学习笔记【分频器】; 转自： http://www.cnblogs.com/fpga/archive/2009/10/24/1589318.html 占空比为50%的分频偶数分频比较简单比如N分频，那么计数到N/2-1，然后时钟翻 ...; 1585 1 0 1

用户585119 2010-7-6 15:45: verilog学习笔记【casez赋值问题】; 转自： http://www.edufujitsu.org/myspace/blog/show.php?id=169132 在casez的赋值中，如果是都满足，是只进行第一个赋值吗？是每回只判断一个符合就结束 ...; 2211 0 0 0

用户837343 2010-7-6 15:33: 高级篇：第3章 LogicLock 设计方法; LogicLock是Quartus II内嵌的高级工具之一，通过FPGA物理位置的区域性约束完成提高设计性能、继承以往设计成果、增量编译和团队化设计等功能。本章主要内 ...; 6908 11 2 13

1 ... 339 340 341 342343344 345 346 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条