FPGA和CPLD-可编程逻辑器件-第340页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1551935 2010-7-30 16:12: 寻找国内的FPGA作品--赛灵思 FPGA 技术社区视频征集活动; 我是赛灵思 FPGA技术社区的小编，近日，社区举办了视频征集活动，之前有看过国外一些优秀FPGA作品的视频。希望国内的工程师，学者等科技人才不要善刀而藏， ...; 845 2 0 2

用户1560945 2010-7-30 12:09: 【FPGA黑金开发板】给FPGA黑金开发板穿了件马甲; 黑金动力社区： http://www.heijin.org; 4123 9 1 10

用户237991 2010-7-29 23:33: 为什么要写testbench？; 我们为什么要写testbench？经常看到论坛里有人问我们为什么要写 testbench ，总是觉得不好回答，下面是整理出来的一些理由供大家参考。与写 ...; 6468 11 2 13

用户1560945 2010-7-29 16:35: 【黑金动力社区】【新品发布】EVTFT36/43,EVGA86液晶模块蓄势待发; 黑金动力社区： Http://www.heijin.org EVTFT / GUI 学习群：115288085 声明：本文为原创作品，版权归本博文作者所有，如需转载，请注明出处由黑金 ...; 3900 11 0 11

用户1049668 2010-7-28 20:44: Hierarchical Wire Load Models(层次结构化的线载模型); Hierarchical Wire Load Models(Comes from DC user guide) 层次结构化的线载模型（来自DC用户手册） DC supports three modes for determining which wire load ...; 7758 12 0 12

用户294713 2010-7-28 20:21: FPGA设计需注意的方方面面; 嵌入式|Linux|WinCE|单片机|ARM|DSP|EDA|FPGA|CPLD|PLC|数电|模电|PCB|硬件设计|软件编程|应用电子技术...... 培训视频教程分类资源，海科资源 http:// ...; 1030 4 0 4

特权ilove314 2010-7-28 19:52: 数据吞吐量预估; 数据吞吐量预估最近的工作主要是在一个已经基本定型的产品上做一些优化。所谓优化，除了设计本身，即性能的优化，进一步降低成本应该也 ...; 3552 6 1 7

用户211539 2010-7-28 11:48: ModelSim-Altera破解方法; ModelSim和Quartus II不能共用一个license，所以要另行破解，根据网上的一些文档和我个人的破解过程，整理如下： Step1 ：下载Crack_modelsim.rar破 ...; 13095 18 5 23

用户518753 2010-7-28 11:38: 一篇精简的VCS教程; http://users.ece.utexas.edu/~patt/06s.382N/tutorial/vcs_manual.html 1. Introduction In this class, we will be using the VCS Tool suite from ...; 4844 7 0 7

特权ilove314 2010-7-27 20:00: 守株待兔，收效显著; 守株待兔，收效显著先就事论事，说说特权同学如何守株待兔，再岔开来总结下最近的工作。仿真是FPGA开发过程中必不可 ...; 2341 9 0 9

用户1492841 2010-7-27 16:01: 什么时候产生不必要的锁存器; 在verilog中很容易产生不必要的锁存器，或者说不是预期的锁存器。主要分为以下2点: 其一：if-else语句中，省略else；如： begin if(reset) q = d; en ...; 2384 7 0 7

用户300529 2010-7-27 15:08: FPGA培训初级研修班(至芯FPGA创新中心); FPGA培训初级研修班( 至芯FPGA创新中心 ) 课程介绍 · FPGA培训初级研修班是针对于FPGA设计技术初学者的课程。课程不仅是对FP ...; 1620 0 0 0

用户1566655 2010-7-26 18:36: 不可小视的状态机; 终于找到了数字时钟程序lcd显示屏周期性暗灭的原因！状态机中Write_Data_Clock状态下，输出给LCD屏的数据总线DB8的输出值没有给出！原来错误的程序如下： [ ...; 2407 3 0 3

用户1084220 2010-7-26 16:15: xilinx封装自己的库文件; 把HDL模块用NGC格式加密并在其他点击打开链接项目中调用这个方法其实非常简单。给出一个实例。先用HDL写出该模块，比如： module my_comp(input ...; 4650 4 0 4

用户387953 2010-7-26 15:08: 阻塞非阻塞赋值的使用总结; 阻塞非阻塞赋值的使用总结 1、在时序逻辑中，使用非阻塞赋值 2、在组合逻辑中，使用阻塞赋值 3、在同一always 块中，不要混合使用阻塞和非阻塞赋值 4、 ...; 1377 4 0 4

1 ... 336 337 338 339340341 342 343 ... 500 / 500 页下一页

关闭站长推荐

上一条

/2

下一条