FPGA和CPLD-可编程逻辑器件-第339页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1560945 2010-8-2 00:14: 【连载】NIOSII那些事儿--LCD驱动及图片显示（二十一）; 黑金动力社区： http://www.heijin.org 声明：本文为原创作品，版权归本博文作者所有，如需转载，请注明出处简介 ...; 5901 8 0 8

用户1560945 2010-8-2 00:13: 【连载】NIOSII那些事儿--USB主机模式（二十）; 黑金动力社区： http://www.heijin.org 声明：本文为原创作品，版权归本博文作者所有，如需转载，请注明出处上一节，我们讲了 ...; 6767 8 0 8

用户1560945 2010-8-2 00:10: 【连载】【FPGA黑金开发板】NIOSII那些事儿--LCD中英文字符显示（二十二）; 黑金动力社区： http://www.heijin.org 声明：本文为原创作品，版权归本博文作者所有，如需转载，请注明出处这一节，我们在上 ...; 5174 9 0 9

用户1560945 2010-8-2 00:10: 黑金动力社区开通了，欢迎大家光临！; 黑金动力社区： http://www.heijin.org 　　为了让大家有一个更好的学习交流环境，我们花了很大的精力和财力开通了黑金开发板技术论坛，网址是： h ...; 19702 18 0 18

用户387953 2010-8-1 20:35: 三种16位乘法器的程序; 16位移位式乘法器 module multl16S(P,A,B); output P; input A; input B; reg p; reg temp; reg a; reg b; reg bitN; always @ (A or B) begin ...; 1805 4 0 4

用户1049668 2010-8-1 13:29: clock的处理（未完）; clock的处理 1. 概念： 1.1 clock tree：从一个clock源出发，clock网络经过多级buffer，到达每个时序器件的clk脚。为了保证从clock源到每个器件clk脚的延时相 ...; 10695 10 0 10

用户230340 2010-8-1 13:27: 动态扫描的数码管SlaveIP设计; 写一个简单的Avalon_MM Slave IP, 供初学者学习. 控制七段数码管显示,动态扫描, 每组4个数码管,共用数据线,一共两组. ...; 2150 14 0 14

用户211539 2010-8-1 13:05: FPGA时序约束--时序分析的基本概念; Timing analysis tells how a circuit will behave and how you want the design to behave(constraints paint picture of how design should operate, provide ...; 6981 10 2 12

用户1049668 2010-8-1 11:34: PrimeTime分析流程; 来源于PrimeTime用户手册; 2753 12 0 12

用户1049668 2010-8-1 02:01: PT静态时序分析的三种模式; 翻译自PT的使用手册。 PT有三种分析模式，分别是single operation analysis mode，best case/worst case analysis，on-chip variation analysis。 1. s ...; 5286 11 1 12

用户237991 2010-7-31 16:27: modelsim的快捷键~; 1. 波形窗口（Wave）鼠标操作： Ctrl+鼠标左键从左上向右下拖拉：放大（选中区域） Ctrl+鼠标左键从左下向右上拖 ...; 7186 9 1 10

用户211539 2010-7-31 14:16: QuartusII中状态机编写规则; 合格状态机的条件 1. 表示状态机的信号或变量必须为枚举类型； 2. 状态机的状态转换必须由时钟信号触发，并且由if语句检测上升沿进 ...; 7600 17 1 18

用户211539 2010-7-31 14:10: FPGA复位问题; 一基本概念同步复位和异步复位同步复位就是指复位信号在时钟上升沿到来时，才能有效。否则，不复位异步复位是指无论时钟沿是否到来，只 ...; 3621 18 1 19

用户211539 2010-7-31 14:04: TimeQuest使用和实例; 一．基本 SDC实例 Synopsys设计约束(SDC)格式提供简单而又直接的方法来约束最简单和最复杂的设计。以下是最简单的SDC文件内容，约束设计中的所有时钟(端口 ...; 6873 12 1 13

特权ilove314 2010-7-31 12:24: 榨干FPGA片上存储资源; 榨干FPGA片上存储资源记得Long long time ago，特权同学写过一篇简短的博文《M4K使用率》，文章中提到了Cyclone器件的内嵌存储块M4K的配 ...; 9089 10 1 11

1 ... 335 336 337 338339340 341 342 ... 500 / 500 页下一页

关闭站长推荐

上一条

/2

下一条