FPGA和CPLD-可编程逻辑器件-第339页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

特权ilove314 2010-7-24 11:42: 图说SDR/DDR/DDR2 SDRAM的异同; 图说SDR/DDR/DDR2 SDRAM的异同 SDRAM在嵌入式乃至整个PC行业的地位毋庸置疑，虽然它比SRAM操作复杂，从某种程度上说又有着随机地址存取时 ...; 7170 6 1 7

用户177038 2010-7-23 23:22: Xilinx DDS IPcore的仿真; 使用Xilinx的DDS IPcore的时候发现一个问题，使用ModelSim仿真发现DDS的输出始终为未知态，很是奇怪，因为所使用的工程ML505的开发板上 ...; 5169 10 0 10

用户220339 2010-7-23 00:37: modelsim 仿真学习; 都说用modelsim仿真比较好学，我却迟迟没有入门？（胡乱的写） modelsim运行方式4种： 1,用户图形界面模式。2,交互式命令行模式。3,Tcl和宏模式。4, ...; 2840 4 1 5

用户1084220 2010-7-22 21:49: 关于FPGA实现PCI initiator的问题; about pci32_v4_11 core's initiator question Set core to initiator mode and start state-mechine,but the DEVSEL_N,TRDY_N signals inactive always. 1 ...; 4636 3 0 3

用户294713 2010-7-22 13:44: 基于Nios II的双网传真机系统的研究与开发; 嵌入式/Linux/ARM/DSP/FPGA......技术资源最新收集，海科资源 http://www.haike-source.com/ 双网传真机是指可以接入Internet网络和PSTN网络中进行 ...; 1069 2 0 2

用户1110361 2010-7-22 13:35: FPGA开发板、LED、数码管、,蜂鸣器，光耦、LED点阵; FPGA开发板功能介绍： 96路5V输入输出端口，两个4位数码管显示输出，一个8*8LED点阵输出指示，8*8键盘输入接口，一路RS-232，一路RS-485单工输入输出, 一个12 ...; 3037 9 0 9

特权ilove314 2010-7-21 21:49: NIOS2下的SDHC调试; NIOS2下的SDHC调试本想自己做个简单易用的SPI控制器IPcore挂在NIOS2处理器上，整理半天却发现组件库里有3wire SPI外设，看看软件说明书 ...; 3497 8 0 8

用户147800 2010-7-21 16:06: 跟我写ARM处理器之一：从写module arm( 开始; http://free-arm.blog.163.com/blog/static/1076779632009497742348/ 跟我写ARM处理器之一：从写module arm( 开始我决定把我写ARM处理器的经验 ...; 4584 9 0 9

用户292716 2010-7-21 09:38: 2010年秋季广交会^^购买广交会展位; 中国广交会与澳大利亚商界签订合作协议１月１９日电（报道员胡萌）中国进出口商品交易会（又称广交会）招商团于１９日在悉尼分别与澳大利亚中国工商理事会、 ...; 563 0 0 0

用户1566655 2010-7-20 21:13: （转）跨时钟域数据采集总结; 作者：左左右右原文：跨时钟域数据采集总结一.典型方法二.结绳法 1.结绳法1:利用数据的边沿作时钟（例子中上升沿）。（可以将脉冲无限延 ...; 2708 2 0 2

用户237991 2010-7-20 20:14: Altera产品命名规则; ALTERA 产品型号命名 XXX XX XX X X X X X 1 2 3 4 5 6 7 ...; 9278 8 0 8

用户237991 2010-7-20 16:53: FPGA中竞争冒险问题的研究; 1 引言现场可编程门阵列(FPGA)在结构上由逻辑功能块排列为阵列，并由可编程的内部连线连接这些功能块，来实现一定的逻辑功能。 FPGA可以替代其他PL ...; 5751 9 0 9

用户237991 2010-7-20 16:51: 组合逻辑电路中竞争冒险的分析; 1. 什么是竞争冒险？ 2. 竞争冒险产生的原因？ 3. 如何判断有竞争冒险？ 4. 如何消除竞争冒险？ ==================================================== ...; 7968 8 0 8

用户1566655 2010-7-20 10:52: (转)如何設計乘加電路? (SOC) (Verilog) (MegaCore); 原文出处（真 OO无双）： http://www.cnblogs.com/oomusou/archive/2008/10/11/verilog_alt_multadd.html Abstract z = a*b + c*d;一個很簡單的運算，該 ...; 2543 2 0 2

用户220339 2010-7-20 10:29: PS2学习; 这次没按照特权同学的写，试了一下没有一次成功，总是显示P和Z，晚上来写笔记。先看会电路。; 1497 6 0 6

1 ... 335 336 337 338339340 341 342 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条