帖子
  • 帖子
  • 博文
资料
  • 资料
  • 专题
热门搜索： python HarmonyOS 嵌入式 电源 C语言 华为 电子竞赛 单片机 PCB
技术类别：
资料属性：
消耗E币：
  • 技术类别
  • 资料属性
  • 消耗E币
  • DESING CPU USING FPGA
    所需E币：5
    下载：0
    大小：304.53KB
    时间：2020.02.14
    上传者：238112554_qq
    DESINGCPUUSINGFPGAContentICwww.Chip123.comICDESIGNMAGAZINEVOLUME33ICDIY.COM-AlbertBilly-FPGACPU(1)CP
    desing using
  • Verilog中阻塞和非阻塞的区别
    所需E币：4
    下载：0
    大小：409.01KB
    时间：2020.02.14
    上传者：givh79_163.com
    Verilog中阻塞和非阻塞的区别Verilog_NBA.docPRELIMINARY七八零一研究所Verilog非阻塞赋值的仿真/综合问题源文件作者：CliffordE.Cummings（Sunbu
    verilog 中阻 塞和
  • MaxplusII（中文）快速入门--FIE培训资料
    所需E币：5
    下载：0
    大小：476.5KB
    时间：2020.02.14
    上传者：quw431979_163.com
    MaxplusII（中文）快速入门--FIE培训资料,MaxplusII（中文）快速入门……
    maxplusii 中文 快速
  • FPGA设计高级技巧(Xilinx篇,华为版,63页PDF)
    所需E币：3
    下载：0
    大小：1.63MB
    时间：2020.02.14
    上传者：238112554_qq
    FPGA设计高级技巧(Xilinx篇,华为版,63页PDF),FPGA设计高级技巧Xilinx篇……
    设计 高级 技巧
  • 教你如何写Testbench
    所需E币：3
    下载：0
    大小：192.96KB
    时间：2020.02.14
    上传者：rdg1993
    教你如何写Testbench,如何写TestBench……
    如何 testbench
  • ASIC设计流程
    所需E币：5
    下载：0
    大小：157.5KB
    时间：2020.02.14
    上传者：978461154_qq
    ASIC设计流程,ASIC设计流程……
    设计 流程
  • 设计技巧
    所需E币：5
    下载：0
    大小：149.11KB
    时间：2020.02.14
    上传者：2iot
    设计技巧,设计技巧……
    设计 技巧
  • CPLD&fpga两种开发板区别
    所需E币：4
    下载：0
    大小：25.5KB
    时间：2020.02.14
    上传者：微风DS
    CPLD&fpga两种开发板区别市面上尤其是学校里面可以看到Xilinx公司或者Altera公司各种不同的开发板，其实只有两个大类，CPLD开发板和FPGA开发板。尽管ＦＰＧＡ和ＣＰＬＤ都是可编程ＡＳ
    两种 开发 板区
  • Verilog中文教材
    所需E币：4
    下载：0
    大小：79.71KB
    时间：2020.02.14
    上传者：quw431979_163.com
    Verilog中文教材,Verilog中文教材……
    verilog 中文 教材
  • 关于时钟的讨论
    所需E币：4
    下载：0
    大小：236.5KB
    时间：2020.02.14
    上传者：quw431979_163.com
    关于时钟的讨论关于时钟的讨论无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将导致错误
    关于 时钟 的讨
  • verilog 很好的学习资料
    所需E币：5
    下载：0
    大小：363.03KB
    时间：2020.02.14
    上传者：2iot
    verilog很好的学习资料,verilog实例……
    verilog 实例
  • Verilog非阻塞性赋值
    所需E币：3
    下载：0
    大小：68.63KB
    时间：2020.02.14
    上传者：978461154_qq
    Verilog非阻塞性赋值NonblockingAssignmentsinVerilogSynthesis,CodingStylesThatKill!SNUG-2000SanJose,CAVotedB
    verilog 非阻 塞性
  • 离散高精度除法器 查表方式
    所需E币：5
    下载：0
    大小：841.31KB
    时间：2020.02.14
    上传者：rdg1993
    在FPGA中实现高精度快速除法1995-2005TsinghuaTongfangOpticalDiscCo.,Ltd.Allrightsreserved.1995-2005TsinghuaTongfa
    中实 现高 精度
  • ＤＳＰＦＰＧＡ实时信号处理系统
    所需E币：3
    下载：0
    大小：60KB
    时间：2020.02.14
    上传者：二不过三
    ＤＳＰＦＰＧＡ实时信号处理系统ＤＳＰ＋ＦＰＧＡ实时信号处理系统   摘要：简要叙述了常用的信号处理系统的类型与处理机结构，介绍了正逐步得到广泛应用的ＤＳＰ＋ＦＰＧＡ处理机结构，在此基础上提出了一种实时
    dspfpga 实时 信号
  • FPGA调试工具chipscope （中文教程）----FR...
    所需E币：3
    下载：0
    大小：926.08KB
    时间：2020.02.14
    上传者：quw431979_163.com
    FPGA调试工具chipscope（中文教程）----FR...,FPGA调试工具chipscope……
    调试 工具 chipscope
  • VHDL用户quartus ll 开发使用说明
    所需E币：5
    下载：0
    大小：883.52KB
    时间：2020.02.14
    上传者：16245458_qq.com
    tutorial_quartusii_intro_vhdlQuartusIIIntroductionforVHDLUsersThistutorialpresentsanintroductiontoth
    tutorial quartusii intro
  • 《Writing Testbenches》电子书pdf版
    所需E币：5
    下载：0
    大小：1.88MB
    时间：2020.02.14
    上传者：微风DS
    《WritingTestbenches》电子书pdf版,(Kluwer)WritingTestbenches--FunctionalVerificationofHDLModels[1]……
    kluwer writing Verification
1 ...449450451452453454455456... 500下一页
上传