FPGA和CPLD-可编程逻辑器件-第171页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户451703 2013-10-25 16:18: CPLD初学者入门知识总结; CPLD按英语说是复杂可编程逻辑器件，对于一个硬件工程师来说，能应用cpld技术是一个十分强大的能力。它的应用可在根本上解决许多数字电路设计的问题，能大幅度改 ...; 1075 19 0 19

CPLD Emp240 PFGA

用户437896 2013-10-25 14:45: FPGA学习步骤; 网上看到的这样一篇文章，觉得挺有道理。 FPGA在目前应用领域非常，在目前的单板设计里面，几乎都可以看到它的身影。从简单的逻辑 ...; 1688 11 1 12

fpga 学习博客大赛

coyoo 2013-10-25 10:42: 【博客大赛】利用TCL脚本抽取Quartus II编译后的警告等信息; 本文算作Quartus II工程设计“自动化”开发的继续，最近在Altera的英文论坛看到有人提出一个问题，即如何自动抽取编译后的警告信息，由于他可能使 ...; 3115 17 1 18

altera 博客大赛 tcl

用户443437 2013-10-24 22:15: DAC芯片通常由Crystal、Burr Brown、AKM、Analog这4家公司包揽; Burr Brown(布尔布朗) 公司隶属于半导体业界著名的重量级厂家德州仪器公司，其最为人熟知的DAC芯片莫过于PCM1704。众多HiEnd厂家都对其大加赞赏，其 ...; 2505 16 2 18

fpga

用户437896 2013-10-24 18:29: RS232实验; 今天挺冷啊，早上听一姐们说“我自己不说冷，谁知道姐姐我冷”，我笑了，冷暖自知不就这样吗？来到实验室，师哥问我“冷不？穿秋裤了吗？” ...; 1803 15 0 15

博客大赛

用户443437 2013-10-24 09:18: FPGA就业培训; 课程大纲：模块一 FPGA 设计流程 FPGA 设计流程课程主要介绍 FPGA 工艺结构、功能仿真、特点及 FPGA ...; 832 12 0 12

fpga

用户1354945 2013-10-23 07:32: 项目简介; 项目虽然已经开始挺久的了，不过还是从头慢慢介绍吧...... 本项目是以Xilinx Zynq Evaluation Kit 做为主控系统，对三相无刷直流伺服电机BLDC Motor进行 ...; 880 4 0 4

zzhonestzz 2013-10-22 19:30: FPGA学习随笔 (1) ——— Quartus II 11.0中Programmer找不到并口下载线; 这是我的第一篇文章，心情有点小忐忑。我是一个平时不太爱上网写东西的人，不过为了响应特权同学学习FPGA多写文档的号召，我就开了这个博客，来 ...; 9673 11 6 17

quartus programmer 并口下载线

用户1690049 2013-10-22 14:56: 在FPGA上建立MATLAB和Simulink算法原型的诀窍; 芯片设计和验证工程师通常要为在硅片上实现的每一行RTL代码写出多达10行测试平台代码。验证任务在设计周期内可能会占用50%或更多的时间。尽管如此辛苦，仍有接近 ...; 2584 16 1 17

芯片设计 FPGA Simulink算法 MATLAB

用户436722 2013-10-22 11:15: 评论：@求职之路博客中提到的“福州瑞芯微电子笔试（回忆版）”; 谢谢分享; 875 14 0 14

用户433860 2013-10-22 11:14: 评论：@书写点滴博客中提到的“NIOS II常用函数整理【转】”; 很需要; 570 3 0 3

用户437896 2013-10-22 09:56: chipscope的使用; 好吧，作为已经学了一段时间FPGA的“菜鸟”级同学，我开始写博文了，看过特权同学的书，看过特权同学的文章，看过特权同学的视频，当然也视频中 ...; 2331 13 0 13

fpga

用户437896 2013-10-22 09:56: 状态机; 状态机这些天一直跟状态机打交道，所以来说一下状态机，说的不对的地方希望大家多多指正。状态机就是状态转移图。举个最简单的例子。人有三个 ...; 1379 13 0 13

fpga

用户437896 2013-10-22 09:56: 锁存器; 好吧！看一下锁存器这个概念吧！对于锁存器这个概念确实困扰我一段时间，知道自己的数电知识不是很好，而且对于FPGA还是“半路出家”，本来就 ...; 1497 16 0 16

fpga 锁存器

用户437896 2013-10-22 09:55: Verilog HDL宏定义define; 用一个指定的标识符(即名字)来代表一个字符串，它的一般形式为: `define 标识符(宏名) 字符串(宏内容) 如：`define signal s ...; 7277 14 0 14

宏定义 define

1 ... 167 168 169 170171172 173 174 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条