FPGA/CPLD
首页 FPGA/CPLD
用户442508 2013-10-18 09:49
基于FPGA的数字滤波设计—IIR设计4
基于 FPGA 的数字滤波设计— IIR 设计 4 4.4 利用 FPGA 实现 IIR 滤波器( 32bits 计算) 4.4.3 控制单元 ...
用户1002534 2013-10-18 09:14
fpga设计中避免门控时钟
  fpga设计中避免门控时钟 写了程序不能调试,很痛苦。就象考试做完题不能知道结果对不对,只能自己检查,检查多少遍也不能确保全对!既 ...
用户440448 2013-10-17 23:59
观论坛之体会
随便看了看论坛里的东西,有很多人都在搞fpga。但是相关的文章有很多缺少基础的理论 会让很多人一头雾水。并且严重的是有很多误导。这里说明一下 fpga真的只 ...
用户443437 2013-10-17 16:53
人工智能的未来---FPGA(一)
  一、 问题溯源人工智能理论是随着数字计算机的出现应运而生的。人们对于计算机这种具有高速运算能力和大规模数据吞吐量的机器充满了希望。在电子制 ...
coyoo 2013-10-16 09:27
【博客大赛】设计和仿真6.25G速率下的ALTERA器件StratixII GX
  设计和仿真6.25G速率下的ALTERA器件StratixII GX 王敏志 概述          点对点的高速设计可以利用ALTERA的GXB之Basic模式 ...
用户1610086 2013-10-15 22:11
信号同步(打2拍)
1.输入信号为什么要寄存 一般来说,在全同步设计中,如果信号来自同一时钟域,各模块的输入不需要寄存。只要满足建立时间,保持时间的约束,可以保证在时钟 ...
用户443437 2013-10-15 08:49
TimeQuest一些术语的解释
  这里对这几个术语进行解释下: RF列:R对应Rising,F对应Falling RF列的值对应的意思如下: 空----unknown transiton R  -- ...
用户440448 2013-10-15 05:31
1.7节 硬件级别的封装思想--组合逻辑回路
给出上一节最后的答案: 1.一般的实现: 2.用宇称门的实现:  。。。哈哈 很牛吧,只用了两个门~   好了,进入今天的主题 ...
用户448389 2013-10-14 14:47
Verilog代码命名六大黄金规则
  关于 Verilog 代码中命名的六大黄金规则。   1. 系统级信号的命名。   系统级信号指复位信号,置位信号,时钟信号等需要输送到各个模块的全 ...
用户443437 2013-10-14 13:00
人工智能的未来---FPGA(七)
  七、 垂直柱理论及其电路实现除了从横向上看,大脑皮层可分为六层之外,我们也发现了位于一特定柱形(斜柱形)细胞之间存在很强的信号传递关系,我们 ...
用户443437 2013-10-14 13:00
人工智能的未来---FPGA(五)
  五、 记忆――预测模型1输入到大脑中的信息形式前文已述,进入到你大脑皮层的输入信息形式是基本相同的。无论是视觉还是听觉,都通过成千上万根神 ...
用户443437 2013-10-14 12:59
人工智能的未来---FPGA(四)
  四、 FPGA的物理结构早在1943年,神经生理学家Warren McCulloch和数学家Walter Pitts解释了神经元是如何数字化工作的,他们认为:大脑神经元的工作原 ...
用户443437 2013-10-14 12:59
人工智能的未来---FPGA(三)
  三、 大脑新皮层物理结构探究1神经元神经元由细胞体、树突和轴突组成,树突用于接收信号,轴突用于发送信号。2一小撮神经元――自匹配记忆体 “ ...
用户443437 2013-10-14 12:58
人工智能的未来---FPGA(二)
  二、 现有技术为什么不适于研究人工智能现有的人工智能方式主要是利用数学公式将特征事物通过数学建模转换为数学模型,比如神经网络的模型,利用特定 ...
用户440448 2013-10-14 07:26
1.6节 K图应用:优先权逻辑
好了,我们既然看过了7段译码器的例子,那么我们应用Dont Care方法来设计一个优先权逻辑。首先,什么是优先权逻辑?顾名思义优先权,排队有先来后到之分,地 ...
关闭 站长推荐上一条 /3 下一条