FPGA和CPLD-可编程逻辑器件-第172页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户443437 2013-10-14 12:59: 人工智能的未来---FPGA（四）; 四、 FPGA的物理结构早在1943年，神经生理学家Warren McCulloch和数学家Walter Pitts解释了神经元是如何数字化工作的，他们认为：大脑神经元的工作原 ...; 8472 7 1 8

fpga

用户443437 2013-10-14 12:59: 人工智能的未来---FPGA（三）; 三、大脑新皮层物理结构探究1神经元神经元由细胞体、树突和轴突组成，树突用于接收信号，轴突用于发送信号。2一小撮神经元――自匹配记忆体 “ ...; 7020 10 1 3

fpga

用户443437 2013-10-14 12:58: 人工智能的未来---FPGA（二）; 二、现有技术为什么不适于研究人工智能现有的人工智能方式主要是利用数学公式将特征事物通过数学建模转换为数学模型，比如神经网络的模型，利用特定 ...; 9006 12 4 16

fpga

用户440448 2013-10-14 07:26: 1.6节 K图应用：优先权逻辑; 好了，我们既然看过了7段译码器的例子，那么我们应用Dont Care方法来设计一个优先权逻辑。首先，什么是优先权逻辑？顾名思义优先权，排队有先来后到之分，地 ...; 1146 17 0 17

码农宇称门布尔表达式

用户440448 2013-10-13 06:05: 1.6节 K图应用：七段译码器 part2; 现在放出上一部分的答案： 1.先看K图设计（根据输入的顺序不同，可能和大家的设计有所不同）：注意一下这里如果输 ...; 1226 15 0 15

解码器，k图

用户443437 2013-10-13 01:42: 三个月的FPGA学习总结; "不管ARM性能多么好，始终只能按照它的逻辑走。不管FPGA性能如何，它能够按照你的设计走" 开头第一篇就介绍我为FPGA疯狂，对FPGA产生浓厚的兴趣 ...; 1432 9 2 11

fpga

coyoo 2013-10-12 10:20: 【博客大赛】利用脚本抽取警告QII警告信息方法二; 前面一篇博文谈到可以使用grep指令抽取字符信息，只是该指令无法在MS的命令行（CMD）下支持，但是该指令是标准的脚本指令，我们可以在另外一个co ...; 1791 19 0 19

nios 博客大赛 command shell

用户440448 2013-10-12 09:45: 1.6节 K图应用：七段译码器; 那么有了上面的卡诺图，我们来看看应用，同时把卡诺图的如何圈1的方法用两节的时间让大家掌握并能够灵活运用。 1.准备知识： a。7段数码管的结构 ...; 1034 15 0 15

显示定义数字编码 a

用户447862 2013-10-12 08:31: 用于实现嵌入式安全的开源硬件; 想像一下你正在排队等待参加一个重要活动。门票是通过网上购买的，存储在你的智能手机中。你需要将手机放到某个指定区域上，建立起NFC连接，门票随之得到确认， ...; 1249 15 0 15

算法开源硬件 Linux FPGA 嵌入式安全 IP核

用户440448 2013-10-11 11:33: 1.4补充三态缓存（tristate buffer）与多路复用器（Multiplexers）; 由于发现后面忘了给出答案在此补充一下：用三态实现MUX最一般的做法：由于这个设计受外界杂音影响很大（Non-Restoring！）所以我们可以利用一 ...; 1795 26 0 26

抗噪 cmos技术三态mux 反向器

用户443437 2013-10-11 11:17: Altera更新28-nm器件IP系列产品; Altera 公司今天宣布完成了对28 nm FPGA 和 SoC IP内核系列产品的更新。在过去一年中，Altera发布的新协议接口IP内核数量超过了15个，适用于多种应 ...; 801 8 0 8

fpga

用户443437 2013-10-11 10:27: 人工智能的未来---FPGA（六）; 六、新大脑皮层的多层结构与特征序列处理机制我们若用实验的方法对视觉处理区域进行观察，就会发现它的逻辑结构具有多层性，最基本的视觉区是 V1 区，它由 ...; 1361 8 1 9

fpga

用户440448 2013-10-11 10:07: 第一章1.1 回顾CMOS的一些知识; 对于CMOS大家多少都有所耳闻吧，即使不知道也没关系。因为我在这里会从零基础讲到专业级设计的内容也就是从通俗易懂到“高深”理论（其实一点都不难懂 ...; 1025 19 0 19

电路集成电路 cmos mos

用户440448 2013-10-10 19:18: 1.5节卡诺图以及布尔代数（SOP，POS） part3; 有认真做上一部分的联系么。现在给出（b）的答案： 1. Y=~A~B~C+A~ B~C+A~BC 2.Y=~B~C+A~B 或第一种叫做PLA模 ...; 2270 27 0 27

应用编码 code encode gray 格雷码

coyoo 2013-10-10 14:50: 【博客大赛】Altera FPGA的IOE DDR寄存器介绍; Altera FPGA 的 IOE DDR寄存器介绍王敏志概述本文对 Altera 器件 IOE 的 DDR 功能 ...; 5494 12 0 12

altera ddr 博客大赛 ioe ddio

1 ... 168 169 170 171172173 174 175 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条