FPGA和CPLD-可编程逻辑器件-第172页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户437896 2013-10-22 09:55: VGA接口实验; 把这篇文章分享出来给大家，把我这过程中遇到的问题以及解决问题的办法罗列出来，希望做这个实验的看到我的这篇文章能够少走一些弯路，虽然我写的很“ ...; 3044 9 5 14

博客大赛

用户1444007 2013-10-22 00:41: Xilinx All Programmable SoC Zynq-7000 总结(1); Xilinx All Programmable SoC Zynq-7000 总结(1) Iyoyoo@2013.10.20 Xilinx于2011年3月成功推出全球首款集成ARM双核Cotex A9处理器的All Pr ...; 1895 26 4 30

arm xilinx soc zynq 可编程 programmable zc702 ds-5

用户443437 2013-10-21 22:00: 扫除盲区，百万像素高清3D全景行车辅助系统指日可待; 先声明一下，这篇文章是转发的。想让大家思考一下，FPGA到底对图像处理究竟有多强大？能够用FPGA设计出属于3D全景行车辅助系统吗？近年来，由于汽车数 ...; 850 12 0 12

fpga

用户440491 2013-10-21 15:29: fpga 基础介绍; fpga相比于asic更加灵活，fpga叫现场可编程逻辑器件，asic内部功能已经固化了 fpga和cpld cpld---rom fpga---ram，所以fpga断 ...; 681 5 0 5

fpga am ic ram

用户1354945 2013-10-21 06:06: 开篇第一博; 博客开张！记录一下工作学习中的项目，基于FPGA的三相无刷直流电机位置控制...; 1002 9 0 9

fpga bldc 电机控制

用户419487 2013-10-20 15:12: 如何设计最优化的状态机（转）; 状态机的设计步骤： 1．深入的理解问题（Understand the problem）。用非常严谨的风格去解释问题的描述是非常重要的。对于状态机，你必须搞清楚 ...; 855 11 0 11

设计状态机 in 触发 a

用户419487 2013-10-20 15:11: 如何设计最优化的状态机（转）; 状态机的设计步骤： 1．深入的理解问题（Understand the problem）。用非常严谨的风格去解释问题的描述是非常重要的。对于状态机，你必须搞清楚什 ...; 1502 14 0 14

fsm

用户437896 2013-10-19 16:05: VGA接口实验; 把这篇文章分享出来给大家，把我这过程中遇到的问题以及解决问题的办法罗列出来，希望做这个实验的看到我的这篇文章能够少走一些弯路，虽然我写的很“通俗”， ...; 913 13 0 13

fpga 博客大赛

用户442508 2013-10-18 09:56: [博客大赛]Verilog-FPGA硬件电路设计之二——if语句和case语句的区别; Verilog-FPGA 硬件电路设计之二 ——if 语句和 case 语句的区别一个 if 语句中嵌套了 case 语句的例子，可以很好的看出 if 语句和 case 语句 ...; 9775 31 0 31

fpga 博客大赛 if case

用户442508 2013-10-18 09:56: [博客大赛]Verilog-FPGA硬件电路设计之三——关于迟滞信号; Verilog-FPGA 硬件电路设计之三——关于迟滞信号在条件选择语句中，由于信号的处理存在时间上的差异，从前级传递到下级的数据就存在到达时间 ...; 4617 29 2 31

fpga 博客大赛迟滞信号处理

用户442508 2013-10-18 09:56: [博客大赛]Verilog-FPGA硬件电路设计四——最大公约数功能仿真和时序仿真区别; 综合软件 :QuartusII 12.1 仿真软件 :Modelsim-Altera 1 、输出 done 无寄存器 , 直接从组合逻辑电路输出 1.1 功能仿真 ...; 4262 32 0 32

fpga 仿真博客大赛最大公约数

用户442508 2013-10-18 09:55: Verilog-FPGA硬件电路设计之五——脉动矩阵计算FIR; 脉动阵列（ Systolic Array ）计算有限冲激响应（ FIR ）综合软件 :QuartusII 12.1 仿真软件 :Modelsim-Altera FIR ：有限脉冲响 ...; 7447 29 0 29

fpga verilog fir 脉动矩阵

用户442508 2013-10-18 09:55: Verilog FPGA硬件电路设计之六——脉动矩阵计算矩阵乘法; 脉动阵列（ Systolic Array ）计算矩阵乘法（ Array Multiplication ）下一个目标是实现流水线输出，提升硬件资源的利用率。脉动 ...; 22384 37 2 36

fpga verilog 数据路径脉动矩阵矩阵乘法运算单元控制单元路径切换

用户442508 2013-10-18 09:54: Verilog-FPGA硬件电路设计之七——矩阵乘法流水线结构; 二维流水线结构矩阵乘法（ Array Multiplication ）上一篇文中建立了矩阵乘法运算的数据路径，从仿真结构中可以看出整个计算方案的可行性， ...; 17673 32 0 16

fpga 矩阵乘法流水线

用户442508 2013-10-18 09:54: [博客大赛]Verilog-FPGA硬件电路设计之一——if语句优先级; Verilog-FPGA 硬件电路设计之一 ——if 语句优先级综合软件： Quartus II 一、有优先级的 if 语句 if..else if.. else if ...; 7004 22 1 23

fpga 博客大赛 if语句

1 ... 168 169 170 171172173 174 175 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条