FPGA和CPLD-可编程逻辑器件-第173页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户443437 2013-10-10 12:15: 三角波发生器的RTL视图，一个是VHDL写的，一个是verilog写的; 刚才写的三角波发生器的RTL视图，感受一下VHDL与verilog的硬件描叙语言魅力，不过verilog写的三角波，我用了状态机写的，所以有点差别，但是表达的硬 ...; 2908 11 0 11

fpga

用户444977 2013-10-10 10:50: [博客大赛]FPGA读取NandFlash的ID; FPGA读取NandFlash的ID 最近在工作上碰到NandFlash烧录器，自己又在学习FPGA，就打算自己做个简易的烧录器。 ...; 3691 32 1 33

博客大赛 nandflash

用户1701511 2013-10-9 22:06: 评论：@专注的力量博客中提到的“FPGA入门简介-转载至foreveryoung”; fpga入门简介; 786 14 0 14

用户445970 2013-10-9 20:32: 学习记录; 今天下午又召开了一次周会议。会上老师先是自己讲了一些话然后让学姐讲ppt，下面为今天会议的一些需要记录的关于学习的东西。一、写文章时要 ...; 1153 10 0 10

fpga

coyoo 2013-10-9 17:14: 【博客大赛】Altera FPGA处理LTM90XX模数转换芯片处理分析; 看到 phdwong 的博文《 Stratix IV LVDS 调试》提到使用StratixIV处理多通道ADC的感想，正好和自己最近一直思考的一个方案吻合，这里记录一下自 ...; 2322 10 0 10

altera 博客大赛 lvds ltm90xx

用户443437 2013-10-9 16:17: A/D转换器 TLC5620C和TLC549CP的时序图; 只有英文版本，请大家将就一下，应该可以理解和分析时序图的内容，也是时候要加强一下英语的词汇量，从而提高英语水平。 ...; 1541 9 0 9

fpga

coyoo 2013-10-8 17:36: 【博客大赛】8B10B编解码及FPGA实现; 8B10B 编解码及 FPGA 实现王敏志概述在使用 ALTERA 的高速串行接口时， GXB 模块里硬件实现了 8B10 ...; 11744 12 9 11

博客大赛 8b 10b

用户443437 2013-10-7 23:43: SoC FPGA; 1：Altera目前在SoC FPGA方案的发展成果如何? 　　Altera正与例如工业，通讯等等业界领先公司合作进行评估和开发针对SoC FPGA的应用。借助 ...; 819 8 0 8

fpga

用户440448 2013-10-6 14:53: 从VLSI设计到计算机架构系列-序; 我写这个系列目的和其它的分类一样，让看到此系列的人对计算机底层枯燥的理论产生兴趣。本系列会从CMOS电子回路讲起，逻辑门，状态机，硬件描述语言（HDL） ...; 1100 17 2 19

设计电路开发计算机系统

用户1710018 2013-10-5 02:06: 评论：@jiangyouwen' Blog 博客中提到的“联合仿真并且使用ModelSim验证VHDL以及Verilog语言”; nb; 491 8 0 8

用户443437 2013-10-4 16:10: USB通信协议; USB ： Universal Serial BUS（通用串行总线）的缩写，而其中文简称为“通串线，是一个外部总线标准，用于规范电脑与外部设备的连接和通讯。是应用在P ...; 959 11 0 11

fpga

用户443437 2013-10-4 16:06: 波特率; 波特率（Baud rate）即调制速率，指的是信号被调制以后在单位时间内的变化，即单位时间内载波参数变化的次数。它是对符号传输速率的一种度量，1波特即指每秒 ...; 802 9 0 9

fpga

FPGADeveloper 2013-10-4 00:30: QUARTUS II中IP核的调用方法之ip核**; 刚开始使用的quartus ii的时候，在网上找**文件，是**quartus软件的，但是搜出来下面这篇**文章，一直很纳闷下面的**文章在什么地方用。直到自己 ...; 3701 10 1 11

quartus ii

FPGADeveloper 2013-10-4 00:01: 《基于XILINX FPGA嵌入式系统设计与开发》第七章; 《基于XILINX FPGA嵌入式系统设计与开发》第七章第七章嵌入式软核 MicroBlaze 从本章开始，我们将系统的介绍Xilinx MicroBlaze，包括MicroB ...; 3449 13 8 9

FPGADeveloper 2013-10-3 21:48: 【博客大赛】Stratix IV LVDS 调试; 最近在搞了个64通道的LVDS，采用Altera 的Stratix IV，哎呦，把大家搞残了~ 先不说其他的，Altera的LVDS只支持10位解串，采用Serdes，若超过10bit，则采 ...; 1709 21 8 29

调试博客大赛 lvds stratix iv

1 ... 169 170 171 172173174 175 176 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条